29 0 375KB
Exemple Erreur ! Il n'y a pas de texte répondant à ce style dans ce document.-1 – circuit combinatoire décrit en VHDL
Exemple1 : Circuit1
Figure 1: logigramme de l’exemple1
library IEEE; use IEEE.std_logic_1164.all; entity exemple1 is port( cin, X,Y :in std_logic; S,cout :out std_logic ); end exemple1; architecture arch1 of exemple1 is signal T1, T2, T3 : std_logic; begin T1