Cours Electronique Numérique [PDF]

Zitiervorschau

Année Universitaire 2014-2015 Ministères de l’enseignement supérieur Institut Supérieur des Etudes Technologiques de Gabès

SUPPORT DE COURS SYSTEMES LOGIQUES

TAYARI LASSAAD MAITRE TECHNOLOGUE A ISET GABES E-mail :[email protected]

Systèmes logiques

ISET GABES

Chapitre I

Introduction à l’informatique industrielle et aux automatismes

I/ Les automatismes industriels: Automatiser une tâche consiste à enchaîner les diverses opérations nécessaires à sa réalisation en limitant au maximum l’intervention d’un opérateur. Les systèmes automatisés envahissent notre environnement aussi bien dans le domaine domestique que dans le domaine du travail: - Dans le domaine domestique, on utilise des automatismes peu complexes: * machine à laver, * appareils de chauffage munis d’une régulation de température, * téléviseur avec possibilité de programmation. - Dans le domaine industriel: * appareillage destiné à remplacer l’opérateur humain appelé ROBOT, * machines-outils à commande numérique. Le programme d’informatique industrielle est divisé en 3 parties: - théories et matériels nécessaires pour concevoir et réaliser les automatismes numériques de type câblés (systèmes logiques), - systèmes logiques programmés (microprocesseurs), - automates programmables industriels.

M.TAYARI Lassaad

Page 1/59

Chapitre 1

Systèmes logiques

ISET GABES

II/ Architecture d’un automatisme: 1- Décomposition d’un système automatisé: - microprocesseur - API - capteurs intelligents

Partie Commande (Automatisme)

Ordres Etat du processus

Partie Opérative (Processus)

Eléments fonctionnels de l’application: - actionneurs - moteurs - éléments à commander

Informations Consignes Interface Opérateur

- afficheurs - écran vidéo - lampes

2- Informations manipulées par un automatisme: Ces informations sont fournies par des CAPTEURS dont la fonction est de traduire les grandeurs physiques (température, pression, vitesse, ...) généralement par une grandeur électrique. On utilise deux types d’informations appelées Information Analogique et Information Digitale ou Numérique. Informations Analogiques: une information analogique est transportée par un signal électrique continu (tension ou courant) dont elle modifie l’une des caractéristiques (exemple son amplitude ou sa fréquence); la variation d’un signal est de ce fait ANALOGUE à celle de l’information, d’où son nom. Informations Numériques: Ces informations ne peuvent prendre qu’un nombre limité de valeurs choisies dans un ensemble prédéfini (informations à valeurs discrètes). C’est une information qui présente le caractère binaire, ses 2 valeurs possibles (états) sont conventionnellement repérées par les chiffres 0 et 1; elle se présente sous différents aspects suivant le moyen de transport utilisé: Support Optique

Support Electrique

Support Pneumatique

Présence/absence d’un faisceau Tension de valeur V1 ou V2 Pression de valeur P1 ou P2 lumineux

(exemple 0V ou 5V)

dans un vérin

3- Définitions générales des sys tèmes logiques: a/ Proposition logique: La synthèse d’un système logique commence par la traduction du cahier des charges (description des spécifications techniques et opérationnelles de l’appareillage) en un ensemble de propositions logiques simples qui présentent le caractère VRAI ou FAUX.

M.TAYARI Lassaad

Page 2/59

Chapitre 1

Systèmes logiques ISET GABES Ces propositions sont ensuite liées entre elles par des conjonctions: ET, OU qui expriment leurs conditions d’existence simultanée ou disjointe.  Exemple: « Description du fonctionnement d’une alarme » Soit la liste des propositions simples suivantes: P1: secteur coupé

P2: alarme branchée

P4: fenêtre ouverte

P5: temporisation écoulée

P3: porte ouverte

SYSTEME LOGIQUE DE CONTRÔLE DE L’ALARME

P2 Alarme

Select

P1

P3

P5

P4

P1, P2, P3, P4 et P5 sont des interrupteurs. * La proposition logique « Déclenchement Alarme » s’exprime par le cahier des charges: - l’alarme se déclenche si (le secteur n’est pas coupé) ET si (l’alarme est branchée) ET si [(la porte) OU (la fenêtre) sont ouvertes] ET si (la temporisation est écoulée). * En introduisant les symboles Pi: Alarme = (NON P1) ET (P2) ET (P3 OU P4) ET (P5) * En notation d’algèbre binaire, la fonction logique qui exprime le déclenchement de l’alarme a pour expression: Alarme = P1 .P2.(P3+P4).P5 b/ Les systèmes combinatoires: On appelle « système logique combinatoire » un système dont l’état de la sortie ne dépend que de la combinaison des valeurs des variables d’entrée.

E0 E1 E2 E3

M.TAYARI Lassaad

Systèmes Logiques Combinatoires

Page 3/59

F(E0,E1,E2,E3)

Chapitre 1

Systèmes logiques

ISET GABES

La fonction logique est l’expression mathématique qui décrit la relation entre la sortie et les entrées du système combinatoire.

 Exemple:

- pour 2 entrées, on a 4 valeurs possibles: 00, 01, 10 et 11, - pour n entrées: on a 2n combinaisons possibles.

c/ Les systèmes séquentiels: On appelle « système logique séquentiel », un système dont l’état de la sortie à l’instant (t+1) dépend: - de la combinaison des valeurs des variables d’entrée, - de l’état qu’elle avait juste avant modification des variables d’entrée (St).

Variables E0 Primaires E1 E2

Sn+1 (E0,E1,E2,Sn) Circuits Combinatoires

Eléments Mémoires

S'n+1 (E0,E1,E2,S'n)

Variables Sn Secondaires S'n

d/ Synthèse d’un système logique combinatoire: La conception d’un système logique se fait en 2 étapes: * L’étude fonctionnelle: consiste à traduire le cahier des charges en propositions logiques et par suite à établir les fonctions logiques qui décrivent le fonctionnement. Pour cette étude, on utilise l’Algèbre de Boole . * La phase pratique qui consiste à matérialiser la fonction par assemblage de circuits intégrés logiques en prenant compte de 2 types de contraintes: - technologiques (nature des signaux utilisés: tension, intensité, puissance, ..), - économiques: coût, maintenance, ..

M.TAYARI Lassaad

Page 4/59

Chapitre 1

Systèmes logiques

ISET GABES

Chapitre II:

Système de numération et codage de l’information I- Systèmes de numération: L’ensemble des outils informatiques sont basés sur les mêmes principes de calcul (loi de tout ou rien). Les calculs habituels sont effectués dans le système de numération décimal, par contre le calculateur électronique ne peut pas utiliser ce système car le circuit électronique ne permet pas de distinguer 10 états. Le système de numération binaire ne comportera que 2 états 0 et 1.

1/ Système décimal: (base 10: 10 éléments de 0 à 9) - Exemples:

9817 = 9.103 + 8.102 + 1.101 + 7.100 297,45 = 2.102 + 9.101 + 7.100 + 4.10-1 + 5.10-2

2/ Système binaire: (base 2: 2 éléments 0 et 1 => 2 bits)  Conversion binaire-décimal: - Exemple n°1: 101101(2) Bits

1

0

1

1

0

1

Puissance

25

24

23

22

21

20

Pondération

32

0

8

4

0

1

Somme des pondérations: 32+8+4+1 = 45 donc : 101101(2) = 45(10)

- Exemple n°2: 1011,011(2) Bits

1

0

1

1

0

1

1

Puissance

23

22

21

20

2-1

2-2

2-3

Pondération

8

0

2

1

0

0,25

0,125

Somme des pondérations: 8+2+1+0,25+0,125 = 11,375 donc : 1011,011(2) = 11,375(10)  Conversion décimal-binaire: M.TAYARI Lassaad

Page 5/59

Chapitre 2

Systèmes logiques - Exemple n°1: 49(10) = ?(2) Quotient

ISET GABES

Reste(/2)

49 24

1

12

0

6

0

3

0

1

1

0

1

Donc: 49(10) = 110001(2)

- Exemple n°2 : 0,4375(10) = ?(2) 20

0

‘0’,4375 *

2-1

0

‘0’,8750 *

2-2

1

2

2

Donc: 0,4375(10) = 0,0111(2)

‘1’,75 0,75 *

2-3

1

2

‘1’,5 0,5 *

2-4

1

2

‘1’,0

3/ Système octal: (base 8: 8 éléments de 0 à 7)  Conversion octal-décimal: - Exemple: 476(8) = 4.82+7.81+6.80 = 256+56+6 = 318(10)  Conversion décimal-octal:

M.TAYARI Lassaad

Page 6/59

Chapitre 2

Systèmes logiques ISET GABES On a 2 méthodes: « passage par la base 2 » ou « divisions successives par 8 » Octal

Binaire

0

000

1

001

2

010

3

011

4

100

5

101

6

110

7

111

- Exemple: 928(10) = ?(8) 928(10) = 1 110 100 000(2) = 1 6 4 0(8) Ou bien: Quotient

Reste (/8)

928 116

0

14

4

1

6

0

1

Donc: 928(10) = 1640(8)

Vérification: 1640(8) = 1.83+6.82+4.81+0.80 = 512+384+32 = 928(10)

4/ Système hexadécimal: (base 16: 16 éléments, 0..9,A,B,C,D,E et F)  Conversion hexadécimal-décimal: - Exemple: 4CA2(16) = ?(10) 4CA2(16) = 4.163+12.162+10.161+2.160 = 16384+3072+160+2 = 19618(10)  Conversion décimal-hexadécimal:

M.TAYARI Lassaad

Page 7/59

Chapitre 2

Systèmes logiques ISET GABES On a 2 méthodes: « passage par la base 2 » ou « divisions successives par 16 » Base 10

Base 16

Base 2

0

0

0000

1

1

0001

2

2

0010

3

3

0011

4

4

0100

5

5

0101

6

6

0110

7

7

0111

8

8

1000

9

9

1001

10

A

1010

11

B

1011

12

C

1100

13

D

1101

14

E

1110

15

F

1111

- Exemple: 469(10) = ?(16) Quotient

Reste (/16)

469 29

5

1

13 (D)

0

1

Donc: 469(10) = 1D5(16)  Conversion hexadécimal-octal: (Passage par la base 2) - Exemple: AF9,D1(16) = ?(10) AF9,D1(16)

= 1010 1111 1001,1101 0001(2) = 101 011 111 001,110 100 010(2) = 5 3 7 1,6 4 2(8)

M.TAYARI Lassaad

Page 8/59

Chapitre 2

Systèmes logiques

ISET GABES

II- Notions de codage: Un dispositif logique ou numérique est destiné à manipuler des informations diverses qui doivent être traduites par un ensemble de 0 et 1, obtenu suivant une loi de correspondance préétablie: c’est l’opération de codage de l’information.

Codage (loi de correspondance) Information

{Configuration binaire}

 Exemples de codes: * Code ASCII: chaque touche du clavier est codée sur 8 bits, donc on peut coder 256 caractères. Exemple: Touche ‘A’ ==> code ASCII « 01000001 » ?? * Code DCB (Décimal Codée en Binaire): utilisé uniquement pour les chiffres décimaux. Ce code est obtenu en remplaçant individuellement chacun des chiffres du nombre à représenter par son équivalent binaire pur. Exemple: 2458(10) = 0010 0100 0101 1000(DCB) - Avantages: Représentation plus simple et très utile pour les systèmes d’affichage à 7 segments. - Inconvénient: nécessite plus de bits.

M.TAYARI Lassaad

Page 9/59

Chapitre 2

Systèmes logiques

ISET GABES

Chapitre III:

Algèbre De Boole Et Portes Logiques Introduction:  Historique: - L’algèbre binaire résulte des travaux du mathématicien Georges BOOLE qui a développé au 19ème siècle une algèbre logique portant sur des variables qui ne peuvent prendre qu’un nombre fini d’états. - Son application, limitée aux variables et fonctions à caractère binaire, est attribuée à Claude SHANNON (travaux publiés en 1938).

 Définition: L’algèbre de Boole est l’outil mathématique qui permet d’établir la relation entre les sorties et les entrées d’un système logique (synthèse du système). Réciproquement, cet outil nous permet de déterminer les règles de fonctionnement d’un système logique existant (analyse du système). * Les opérateurs élémentaires de l’algèbre sont matérialisés par des systèmes physiques: optiques, pneumatiques ou électriques. En technologie électronique: - les variables logiques sont généralement des signaux « bi-tension », -

les opérateurs logiques sont des circuits électroniques appelés « portes logiques ».

I- Variables et fonctions logiques: 1/ Variables logiques: Une variable ne peut prendre que 2 valeurs notées 0 et 1, qui représentent l’état d’un système bistable générateur de la variable physique. Exemple : - Présence ou absence de la lumière pour un système d’éclairage public. - Ouverture ou fermeture d’un interrupteur…

2/ Fonctions logiques: - Le fonctionnement d’un système logique est décrit par une ou plusieurs propositions logiques simples qui présentent le caractère binaire « VRAI » ou « FAUX ». M.TAYARI Lassaad

Page 10/59

Chapitre 3

Systèmes logiques ISET GABES - La relation sorties-entrées appelée fonction de transfert du système est décrite par une ou plusieurs fonctions logiques qui traduisent algébriquement les propositions logiques. - Une fonction logique qui prend les valeurs 0 ou 1 peut être considérée comme une variable binaire pour une autre fonction logique.  Exemple:

c

b

a

Circuit Logique

F1 (c,b)

Circuit Logique

F2 (F1 ,a) = F2 (c,b,a)

- Pour décrire le fonctionnement d’un système en cherchant l’état que doit prendre la sortie pour toutes les combinaisons possibles des entrées, on utilisera ce qu’on appelle « la table de vérité ».

II- Les opérations fondamentales de l’algèbre de Boole et les propriétés associées:

Opération logique

Addition

Multiplication

Inversion

Opérateur logique

OU

ET

NON

Table de vérité

AB

A OU B

AB

A ET B

A

NON A

00

0

00

0

0

1

01

1

01

0

1

0

10

1

10

0

11

1

11

1

Notation algébrique

A OU B= A+B

A ET B= A.B

NON A = A

 Postulats: - Sur une seule variable:

M.TAYARI Lassaad

Opérateur OU

Opérateur ET

A+A = A

A.A = A

A+1 = 1

A.1 = A

A+0 = A

A.0 = 0

A+ A = 1

A. A = 0

Elément neutre = 0

Elément neutre = 1

Page 11/59

Chapitre 3

Systèmes logiques - Sur plusieurs variables:

ISET GABES

Commutativité

:

A+B = B+A A.B = B.A

Associativité

:

Distributivité

:

(A+B)+C

= A+(B+C) = A+B+C

(A.B).C

= A.(B.C) = A.B.C

A.(B+C)

=

A+B.C

= (A+B).(A+C)

A.B+A.C

 Théorèmes:

- De MORGAN

A  B = A.B

:

A. B

- Divers

:

= A+B

A+A.B= A A+ A .B

= A+B

A.( A +B)

= A.B

A.B+ A .C+B.C = A.B+ A .C

III- Matérialisation des opérateurs logiques: 2/ Les portes logiques: Les portes logiques sont des circuits électroniques dont les fonctions de transfert (relation entre les entrées et les sorties) matérialisent les opérations de base appliquées à des variables électriques.

a- La porte « ET »:

A B

&

S

A B

S

S = A.B

Si V0 représente le niveau BAS de tension (état 0) et V1 le niveau HAUT de tension (état1), on relève en sortie du circuit les tensions données dans la table de fonctionnement et on en déduit la table de vérité.

M.TAYARI Lassaad

Page 12/59

Chapitre 3

Systèmes logiques

ISET GABES

Table de fonctionnement

Table de vérité

VA

VB

VS

A

B

S

V0

V0

V0

0

0

0

V0

V1

V0

0

1

0

V1

V0

V0

1

0

0

V1

V1

V1

1

1

1

b- La porte « OU »:

A

1

A B

S

S

S=A+B

B

Table de fonctionnement

Table de vérité

VA

VB

VS

A

B

S

V0

V0

V0

0

0

0

V0

V1

V1

0

1

1

V1

V0

V1

1

0

1

V1

V1

V1

1

1

1

 Remarque: des portes logiques OU et ET à 2,3,4,8 et 13 entrées sont disponibles sous forme de circuits intégrés. (74LS32 et 74LS08)

c- La porte « NON »: 74LS04

A

S

1

S

A

S=

A

Table de vérité A S 0 1 1 0

d- La porte « OU EXCLUSIF »:74LS86 Proposition logique: (Sortie = 1) si une seule des 2 variables d’entrées est à l’état 1. S = A. B + A .B = A  B

A B

=1

M.TAYARI Lassaad

S

A

S

S=AB

B

Page 13/59

Table de vérité AB S 00 0 01 1 10 1 11 0 Chapitre 3

Systèmes logiques e- La porte « NAND »: (Non Et) 74LS00

ISET GABES

S = A. B = A + B

A B

&

S = A. B



A B

1

S = A + B

Table de vérité AB S 00 1 01 1 10 1 11 0

f- La porte « NOR »: (Non Ou) 74LS02 S = A  B = A.B

A B

1

S = AB

M.TAYARI Lassaad



A B

&

S= A . B

Page 14/59

Table de vérité AB S 00 1 01 0 10 0 11 0

Chapitre 3

Systèmes logiques

ISET GABES

Chapitre IV:

Recherche et simplification des fonctions logiques combinatoires Introduction: Le fonctionnement d’un système logique combinatoire est décrit: - Littéralement: par une ou plusieurs propositions logiques. - Numériquement: par sa table de vérité (état de la sortie pour toute les combinaisons des variables d’entrées). - Algébriquement: par une fonction logique (en associant les variables par les opérateurs ET, OU et NON. - Par une table de fonctionnement: décomposition en plusieurs blocs fonctionnels.

I- Fonctions logiques décrites par une table de vérité: 1/ Fonction complètement définie: Il s’agit de fonctions dont la valeur est connue pour toutes les combinaisons des variables.

 Exemples: La fonction « Majorité de 3 variables »: MAJ(A,B,C) La fonction MAJ vaut 1 si la majorité (2 ou 3) des variables sont à l’état 1. - Table de vérité:

M.TAYARI Lassaad

Combinaison

A

B

C

MAJ(A,B,C)

C0

0

0

0

0

C1

0

0

1

0

C2

0

1

0

0

C3

0

1

1

1

C4

1

0

0

0

C5

1

0

1

1

C6

1

1

0

1

C7

1

1

1

1

Page 15/59

Chapitre 4

Systèmes logiques

ISET GABES

2/ Fonction incomplètement définie: Une fonction est dite incomplètement définie quand sa valeur est indifférente (ne change pas le résultat) ou non spécifiée (n’existent pas) pour certaines combinaisons de variables. Elles peuvent être physiquement impossible. On utilise le symbole X ou  pour la valeur non spécifiée de la fonction.

 Exemple: Soit un clavier qui comporte 3 boutons poussoirs P1,P2 et P3 qui commandent une machine et qui possèdent un verrouillage mécanique telque 2 boutons adjacents ne peuvent pas être enfoncés simultanément. Clavier: P1

P2

P3







Marche Manuelle

Arrêt

Augmenter la Vitesse

Supposons que Pi appuyé = 1 et Pi relâché = 0, d’où la table de vérité de la fonction « Clavier » qui détecte au moins un poussoir déclenché:

P1

P2

P3

Clavier

0

0

0

0

0

0

1

1

0

1

0

1

0

1

1



1

0

0

1

1

0

1

1

1

1

0



1

1

1



3/ Recherche d’une fonction logique à partir de sa table de vérité: Prenons comme exemple la fonction MAJ précédente. La fonction MAJ = 1 si on a: (C3) OU (C5) OU (C6) OU (C7) soit: (A=0,B=C=1) OU (B=0,A=C=1) OU (C=0,A=B=1) OU (A=B=C=1) Si Pi représente une fonction logique qui identifie une combinaison i, alors: MAJ = P3 + P5 + P6 + P7 - Recherche de Pi: P3 = 1 si (A=0) ET (B=1) ET (C=1) M.TAYARI Lassaad

Page 16/59

Chapitre 4

Systèmes logiques Or un produit ne vaut 1 que si tous les termes du produit sont dans l’état 1.

ISET GABES

D’où: P3 = A .B.C P5 = A. B .C P6 = A.B. C

}

MAJ = A .B.C+A. B .C+A.B. C +A.B.C

P7 = A.B.C

II- Simplification des fonctions logiques: Après la recherche de l’expression algébrique de la fonction, l’étape suivante consiste à minimiser le nombre de termes afin d’obtenir une réalisation matérielle plus simple donc plus facile à construire et à dépanner, en plus moins coûteuse. Deux méthodes de simplification sont utilisées: - La réduction algébrique - Les tableaux de KARNAUGH (diagramme de KARNAUGH).

1/ La réduction algébrique: Il s’agit d’appliquer les théorèmes et les propriétés de l’algèbre de Boole pour obtenir une expression plus simple de la fonction. Exemple: Simplification de la fonction Majorité « MAJ » MAJ = A .B.C+A. B .C+A.B. C +A.B.C  X on a: X+X = X et X. A +X.A = X (voir propriétés) Soit: X = A.B.C MAJ = A .B.C+A.B.C+A. B .C+A.B.C+A.B. C +A.B.C =B.C.(A+ A )+A.C.(B+ B )+A.B.(C+ C ) =B.C+A.C+A.B

2/ Le tableau de KARNAUGH (T.K.): La méthode de KARNAUGH permet de visualiser une fonction et d’en tirer intuitivement une fonction simplifier. L’élément de base de cette méthode est la table de KARNAUGH qui représente, sous forme de tableau, toutes les combinaisons d’états possibles pour un nombre de variable donné.

M.TAYARI Lassaad

Page 17/59

Chapitre 4

Systèmes logiques ISET GABES Théorème d’adjacence : deux mots binaires sont dit adjacents s’ils ne diffèrent que par la complémentarité d’une, et une seule, variable. Si deux mots sont adjacents sont sommés, ils peuvent être fusionnés et la variable qui diffère est éliminée. Par exemple, les mots ABC et ABC sont adjacents puisqu’ils ne diffèrent que par la complémentarité de la variable C. le théorème stipule donc que ABC +ABC=AB.

 Construction du tableau: La table de KARNAUGH a été construite de façon à faire ressortir l’adjacence logique de façon visuelle. - chaque case représente une combinaison de variables, - la table de vérité est transposée dans le tableau en mettant dans chaque case la valeur de la fonction correspondante.  La fonction représentée par un T.K. s’écrit comme la somme des produits associés aux différentes cases contenant la valeur 1. 

 Règle à suivre pour un problème à n variables: (n>2) Le T.K. comporte donc 2n cases ou combinaisons, l’ordre des variables n’est pas important mais il faut respecter la règle suivante: « Les monômes repérant les lignes et les colonnes sont attribués de telle manière que 2 monômes consécutifs ne diffèrent que de l’état d’une variable, il en résulte que 2 cases consécutives en ligne ou en colonne repèrent des combinaisons adjacentes ». on utilise donc le code GRAY.

- Exemple: n = 4

M.TAYARI Lassaad

CD

C D 00

C D 01

CD 11

C D 10

A B 00

0000

0001

0011

0010

A B 01

0100

0101

0111

0110

AB 11

1100

1101

1111

1110

A B 10

1000

1001

1011

1010

AB

Page 18/59

Chapitre 4

Systèmes logiques  Exemple de remplissage du T.K. à partir de la table de vérité:

ABCD

F(A,B,C,D)

0000

0

0001

1

0010

0

0011

0

0100

1

0101

1

0110

0

0111

1

1000

0

1001

0

1010

0

1011

1

1100

0

1101

1

1110

0

1111

0

CD

C D 00 0 A B 00 1 A B 01 AB 11 0 0 A B 10 AB

C D 01 1 1 1 0

ISET GABES

CD 11 0 1 0 1

C D 10 0 0 0 0

F(A,B,C,D) = A B . C .D+-A.B. C . D + A .B. C . D + A B.C.D+A.B. C .D+A. B .C.D

3/ Simplification des expressions l ogiques à l’aide du T.K.: a- Regroupement des cases adjacentes:

 2 cases: - Exemple: « Fonction MAJ: majorité de 3 variables » AB

C

A B 00 A B 01 AB 11 A B 10

C 0 0 0 1 0

C1 0 1 1 1

X = A .B.C+A.B.C = B.C (A change d’état) Y = A.B.C+A B .C = A.C (B change d’état) Z = A.B. C +A.B.C = A.B (C change d’état)

MAJ = X+Y+Z = A.B+A.C+B.C

Règle: « La réunion de 2 cases adjacentes contenant ‘1’ élimine la variable qui change d’état quand on passe d’une case à l’autre ». M.TAYARI Lassaad

Page 19/59

Chapitre 4

Systèmes logiques

ISET GABES

 4 cases: CD AB

AB

CD

C D C D CD C D 00 0

01 0

11

AB

10 0

0

00 1

AB

00

11

01

10 1

CD AB

AB

C D C D CD C D 00 1

00

00

AB

1

01 AB 11

1

AB

1

1

0

0

AB

01 AB 11

1

1

0

0

01 AB 11

0

0

0

1

AB 10

C D C D CD C D

AB 10

1

1

1

1

F1

AB 10

01

11

10 1

1

1

1

1

F3

F2

Exercice: Chercher les expressions des 3 fonctions F1, F2 et F3.

Règle: « 2 variables disparaissent quand on regroupe 4 cases adjacentes, on peut alors remplacer la somme des 4 cases par un seul terme produit qui ne comporte que les variables inchangées sur l’ensemble des 4 cases ».

 8 cases:

CD AB

- Exemple: AB

C D C D CD C D 00 1

01

11

10 1

00

AB

1

1

01 AB 11

1

1

1

1

AB 10

F = C . D +C. D = D

Règle: « 3 variables disparaissent quand on regroupe 8 cases adjacentes, on peut alors remplacer la somme des 8 cases par un seul terme produit qui ne comporte que les variables inchangées sur l’ensemble des 8 cases ». * Remarques: - On ne peut regrouper que 2n cases: 2, 4, 8, 16, .. - On se limitera à des tableaux de 4 variables, pour résoudre par exemple un problème à 5 variables, on le décompose en 2 problèmes à 4 variables. b- Traitement d’un problème de 5 variables: M.TAYARI Lassaad

Page 20/59

Chapitre 4

Systèmes logiques ISET GABES Pour résoudre ce problème, il faut le décomposer en 2 problèmes à 4 variables en appliquant le théorème d’expansion de SHANNON: F(A,B,C,D,E) = E .F(A,B,C,D,0) + E.F(A,B,C,D,1) c- Les valeurs indifférentes ou non spécifiées: Le symbole  peut prendre indifféremment la valeur 0 ou 1; on remplace donc par 1 uniquement ceux qui permettent de simplifier une expression par regroupement.

 Exemple: ABC

F(A,B,C)

000



001

0

010

1

011



100

0

101

0

110



111

1

III- Résumé:

C AB

00 01 11 10



0  1  0

1 0  1 0



F(A,B,C) = B

(de la synthèse d’un système combinatoire)

* Différents aspects d’une fonction logique: Table de Vérité

Tableau de KARNAUGH

Expression Algébrique

* Passage T.V. ==> T.K. ==> E.A.: - Etape n°1: construire le tableau en repérant les lignes et les colonnes par les valeurs des combinaisons de variables. - Etape n°2: transcrire les valeurs de la fonction dans les cases correspondantes. - Etape n°3: chercher à effectuer des regroupements du plus grand nombre de ‘1’ qui ont au moins un ‘1’ qui n’a pas déjà été regroupé: 16 puis 8 puis 4 puis 2. -

Etape n°4: effectuer la somme logique de tous les termes produits des divers regroupements.

M.TAYARI Lassaad

Page 21/59

Chapitre 4

Systèmes logiques

ISET GABES

Chapitre V:

Les circuits logiques combinatoires I-

Introduction : Les composants utilisés jusqu’à maintenant (ET, OU, NON-ET, Xor,…) faisant partie de la catégorie SSI (Small Scale Integration).

Le progrès technique réalisé en

conception de circuits intégrés ont permis de concevoir des circuits un peut plus complexes permettant de réaliser des fonctions plus générales. Ces circuits représentent les circuits d’intégration moyenne (MSI –Medium Scale Integration).

II- Les circuits intégrés décodeurs: 1/ Définition: Un décodeur « 1 parmi 2n » (une sortie parmi n entrées), est un circuit logique à n entrées et 2n sorties, qui fournissent tous les produits Pi qui identifient toutes les combinaisons de n variables d’entrée. Les sorties sont actives à l’état 0 (vraies au niveau bas). On a donc une seule sortie à l’état 0, celle qui décode la combinaison présente sur les entrées; toutes les autres sont à l’état 1.

Décodeur

Y0 Y1 Y2 Y2n-1

An-1

A2 A1 A0

Décodeur 1 parmis 4 Les circuits intégrés décodeurs (ainsi que d’autres circuits intégrés) possèdent généralement une ou plusieurs entrées de validation: - Entrées de validation actives => fonctionnement normal du circuit.

M.TAYARI Lassaad

Page 22/59

Chapitre 5

Systèmes logiques ISET GABES - Entrées de validation inactives => les sorties sont au niveau haut  le code d’entrée.

2/ Les décodeurs intégrés TTL: a- Le décodeur 1/8 « 74LS138 »: * Table de vérité:

Entrées

Sorties

Validation

Données

E1

E2

E3

A2

A1

A0

S0

S1

S2

S3

S4

S5

S6

S7

1

X

X

X

X

X

1

1

1

1

1

1

1

1

X

1

X

X

X

X

1

1

1

1

1

1

1

1

X

X

0

X

X

X

1

1

1

1

1

1

1

1

0

0

1

0

0

0

0

1

1

1

1

1

1

1

0

0

1

0

0

1

1

0

1

1

1

1

1

1

0

0

1

0

1

0

1

1

0

1

1

1

1

1

0

0

1

0

1

1

1

1

1

0

1

1

1

1

0

0

1

1

0

0

1

1

1

1

0

1

1

1

0

0

1

1

0

1

1

1

1

1

1

0

1

1

0

0

1

1

1

0

1

1

1

1

1

1

0

1

0

0

1

1

1

1

1

1

1

1

1

1

1

0

 Remarque: On peut réaliser des décodeurs de taille quelconque par combinaisons des précédents en utilisant les entrées de validation. Exemple: un circuit de décodage des combinaisons de 5 variables: 1 parmi 32, en utilisant 4 décodeurs 1 parmi 8 ou bien 2 décodeurs 1 parmi 16. b- Les décodeurs DCB-décimal: « exemple: 74-42 » Chaque sortie passe au niveau BAS quand son entrée DCB correspondante est appliquée. Dans le cas des codes qui ne sont pas des représentations DCB, aucune des sorties n’est mise à son niveau VRAI. c- Les décodeurs DCB-7segments: « exemple: 74-47 » Un décodeur DCB-7segments accepte en entrée les 4 bits DCB et rend actives les sorties qui permettent d’allumer les segments représentant le chiffre correspondant. => Les anodes des diodes sont toutes réunies à Vcc (+5V). Leurs cathodes sont connectées au travers de résistances limitatrices de courant aux sorties. M.TAYARI Lassaad

Page 23/59

Chapitre 5

Systèmes logiques 3/ Application des décodeurs:

ISET GABES

La réalisation d’une fonction écrite sous forme « somme de produit » est évidente avec un décodeur (pas de simplification). a- Réalisation d’une fonction avec un décodeur 1/8 et un opérateur NAND à 4 entrées: Sortie

CBA

Y

S0

0 0 0

1

S1

0 0 1

0

S2

0 1 0

1

S3

0 1 1

1

S4

1 0 0

0

S5

1 0 1

1

S6

1 1 0

0

S7

1 1 1

0

C B

A 74LS138

0 1

S

0

A B

S S

2 3

C

S

5

Y(A,B,C)

E1 E2 E3

Y C.B.AC.B.AC.B.AC.B.A

b- Exercice: i)Réaliser un décodeur 1 parmi 32 en utilisant 4 décodeurs 74LS138 et un inverseur. Un code d’entrée de 5 bits A4A3A2A1A0 ne valide qu’une seule sortie parmi les 32 pour chacune des 32 représentations d’entrées possibles. ii) Qu’elle est la sortie active si A4A3A2A1A0 = 11001 ?

III- Les circuits intégrés Multiplexeurs ou sélecteurs de données (MUX):

Entrées de données

1/ Définition:

E0 E1 . EN-1

MUX de N données

S : Sortie

C’est un circuit logique qui permet de sélectionner une information logique parmi N informations:

A0 . . Ap : Entrées de sélection

- Les informations sont connectées à N entrées appelées entrées de données ». - Le choix de l’entrée se fait à partir d’un nombre P de variables appelées « variables de sélection ». - Chaque combinaison des variables de sélection adresse l’une des entrées d’où: N=2P.

M.TAYARI Lassaad

Page 24/59

Chapitre 5

Systèmes logiques

ISET GABES

2/ Multiplexeur à 2 entrées: « N=2 et P=1 » Il permet d’aiguiller vers la sortie Y, une voie d’information parmi 2 (E0,E1) suivant l’état d’une variable de sélection notée A0.

* Table de fonctionnement:

*Symbole logique:

E0 E1

A0

Sortie Y

0

Sélecteur de E0

1

Sélecteur de E1

MUX de 2 données

A

*Table de vérité: Y

A0 0 0 1 1

E1 X X 0 1

E0 0 1 X X

Y 0 1 0 1

0

Y(A0,E0,E1) = A 0.Y(0,E0,E1)+A0.Y(1,E0,E1) = A 0.E0+A0.E1 3/ Multiplexeur à 4 entrées: « N=4 et P=2 » Il permet d’aiguiller vers la sortie Y, une voie d’information parmi 4 (E0,E1,E2,E3) suivant l’état de 2 variables de sélection A0A1.

* Table de fonctionnement: *Symbole logique: A1

A0

Y

0

0

E0

0

1

E1

1

0

E2

1

1

E3

E0 E1 E2 E3

MUX de 4 données

A0

*Table de vérité:

Y

A1A0 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1

E3 X X X X X X 0 1

E2 X X X X 0 1 X X

E1 X X 0 1 X X X X

E0 0 1 X X X X X X

A1

Y = A 1.-A0.E0+ A 1.A0.E1+A1. A 0.E2+A1.A0.E3 4/ Multiplexeurs à 8 et 16 voies d’entrées: (P=3 et P=4) * Exemple: « le circuit 74LS151 à 8 entrées » - Table de fonctionnement / Schéma logique / Table de vérité: voir annexe. - Equation:

M.TAYARI Lassaad

Page 25/59

Chapitre 5

Y 0 1 0 1 0 1 0 1

Systèmes logiques

ISET GABES

Y= A 2. A 1. A 0.E0+ A 2. A 1.A0.E1+ A 2.A1. A 0.E2+ A 2.A1.A0.E3+A2. A 1. A 0.E4+A2. A 1.A0.E5+A2.A1. A 0.E6+A2.A1.A0.E7

* Exemple de multiplexeur à 16 entrées:74LS150

5/ Exercices: a- Réaliser les schémas logiques des multiplexeurs à 2 entrées et à 4 entrées. b- Réaliser de 2 manières différentes un multiplexeur à 16 entrées en utilisant des multiplexeurs à 8 entrées.

IV- Les circuits démultiplexeurs: 1/ Définition: Un circuit démultiplexeur permet d’aiguiller la donnée présentée sur son entrée vers une seule destination parmi N connectées sur les N sorties du circuit. Le choix se fait à partir de P variables de sélection d’où: N=2P. ==> C’est l’opération inverse du multiplexage.

2/ Réalisation: Le démultiplexage d’informations de « 1 bit » est réalisé pratiquement par les circuits décodeurs => appellation « décodeur/démultiplexeur »: - L’entrée du donnée du démultiplexeur est l’entrée de validation du circuit. - Les entrées de sélection du démultiplexeur sont les entrées de données du circuit.

V- Autres types de circuits combinatoires: Les circuits Additionneur, Multiplicateur et Comparateur ==> Voir TPs.

M.TAYARI Lassaad

Page 26/59

Chapitre 5

Systèmes logiques

ISET GABES

Chapitre VI:

Systèmes Logiques Séquentiels Les bascules bistables I-

Introduction : Systèmes combinatoires : Les sorties ne dépendent que des entrées. Exemples : les codeurs, les décodeurs, les transcodeurs, les multiplexeurs, les comparateurs, les additionneurs, …

E 1E 2 E n

. . . .

S1 S2

Système combinatoire

. . . Sn

Systèmes séquentiels : Les sorties actuelles dépendent non seulement des états des entrées (capteurs, boutons poussoirs ….) appelées entrées primaires mais encore des réactions provenant des états des précédentes appelées entrées secondaires.

Entrées primaire s

E1 E2 En

S1 S2 Sn

Système combinatoire

So r t i e s

Δt

UneSbascule y s estt unè système m e séquentiel s s constitué é q upareun nou deux t i entrée e l et une sortie notée Q et sont complément /Q

E1 E2

Q Q

Leurs rôles est de mémoriser une information élémentaire. Bistable : deux états stables. M.TAYARI Lassaad

Page 27/59

Chapitre 6

Systèmes logiques On distingue quatre grand types de bascules : RS, D, T et JK II-

ISET GABES

Bascule RS : S : Set mise à 1 de Q R : Reset mise à 0 de Q a. table de vérité : R S Qn Qn+1 /Qn+1 Description 0

0 0

0

1

Etat précédent

0

0 1

1

0

Etat précédent

0

1 0

1

0

Enclenchement

0

1 1

1

0

Maintient à 1

1

0 0

0

1

Maintient à 0

1

0 1

0

1

Déclenchement

1

1 0





Indéterminé

1

1 1





Indéterminé

L’état R=S=1 est inutilisable. Généralement, on impose l’état 0. b. Equation :

Qn \ RS 00 01 11 10 0

0

1

-

0

1

1

1

1

0

Q

n +1=R

.Q

n+

S

c. Réalisation : Avec des portes NAND

R

R

Q Q n +1=S .Q n=S . (R . Q n )=R .Q n+ S

S

S

Q A marche prioritaire

Avec des porte NOR

R

Q

S

Q

Q n +1= R + Q n =R . (Q n + S) = R .Q + R S n A Arrêt prioritaire

M.TAYARI Lassaad

Page 28/59

Chapitre 6

Systèmes logiques

ISET GABES

d. Notation:

III-

S

Q

R

Q

La bascule D :

Elle est à une seule entrée notée D. la sortie Q recopie avec un certain retard (Delay) la donnée (Data) à l’entrée. a. Table de vérité :

D Qn Qn+1 /Qn+1 Description 0

0

0

1

Maintient à 0

: µ0

0

1

0

1

Déclenchement : 

1

0

1

0

Enclenchement : 

1

1

1

0

Maintient à 1

: µ1

La bascule D élimine la mémorisation et les cas indéterminée dans la bascule RS b. Equation :

Qn \ D

0

0

0

0

0

0

1

Q

n +1

=D

0

c. Logigramme :

En mettant S=D et R = D

dans l’équation de la bascule RS on aura :

Qn+1 =D + D Qn =D(1+ Qn )=D Le logigramme sera : D

S

Q / Q

R M.TAYARI Lassaad

Page 29/59

Chapitre 6

Systèmes logiques

ISET GABES

d. Symbole:

Q

D

Q

IV-

La bascule JK :

Contrairement à la bascule RS, la condition J=K=1, ne donne pas lieu à une condition indéterminée, mais par contre la bascule passe à l’état opposée. a- table de vérité : J K Qn Qn+1 /Qn+1 Description 0 0

0

0

1

Etat précédent

0 0

1

1

0

Etat précédent

0 1

0

0

1

Maintient à 0 : µ0

0 1

1

0

1

Déclenchement : 

1 0

0

1

0

Enclenchement : 

1 0

1

1

0

Maintien à 1

1 1

0

1

0

Enclenchement :

1 1

1

0

1

Déclenchement : 

: µ1

b- Equation :

Qn \ JK 00 01 11 10 0

0

0

1

1

1

1

0

0

1

Q

n +1=K

.Q n+ J. Q

n

c- Logigramme :

J

S

K

R

M.TAYARI Lassaad

Q RS

Page 30/59

Q

Chapitre 6

Systèmes logiques d- Symbole :

V-

ISET GABES

J

Q

K

Q

La bascule T :

On obtient La bascule T, en reliant les entrées J et K d’une bascule JK.

T

Q

J K

JK

T

Q

Q Q

a. table de vérité :

T Qn Qn+1 /Qn+1 Description 0

0

0

1

Maintient à 0

: µ0

0

1

1

0

Maintient à 1

: µ1

1

0

1

0

Enclenchement : 

1

1

0

1

Déclenchement : 

b. Equation : En remplaçant J et K par T dans l’équation de la bascule JK on obtient :

Q VI-

n +1 =T

.Q n + T. Q

n

Forçage des bascules :

Certaines bascules sont équipés d’entrées particulières. Entrées de remise à 1 : PRESET (RA 1) Entrées de remise à 0 : CLEAR (RA 0)

PRESET R

S

R

Q

S

S

PRESET Q

R

Q

Q C L E A R

CLEAR Même chose pour les bascules D, JK et T M.TAYARI Lassaad

Page 31/59

Chapitre 6

Systèmes logiques

ISET GABES

a. table de vérité :

/PRESET /CLEAR Qn+1 /Qn+1 Description

VII-

0

0

Qn

/Qn

Fonctionnement normal

0

1

0

0

Forçage à 0

1

0

1

0

Forçage à 1

1

1





Interdit

Les bascules synchrones :

Dans les bascules ordinaires, les changements des états des sorties suivent immédiatement les changements des états des variables d’entrées (une telle bascule est dite asynchrones). Une bascule est dite synchrone si, en plus des entrées ordinaires, elle possède une entrée H ou CLK (dite entrée d’horloge). H ou CLK

1

t

0

a. Synchronisation sur niveau (haut et bas) : Niveau haut :

R

R1

- Si H=0 les sorties S1 et R1 sont bloquées à 1 quelque soient R et S.

Q

La sortie garde l’état précédente. - Si H=1, la bascule peut fonctionner normalement.

H S1

S

Q

Donc la bascule RS ne fonctionne normalement que si H=1 (niveau haut) symbole:

S H R

PRESET Q

Même chose pour les autres bascules.

Q CLEAR

M.TAYARI Lassaad

Page 32/59

Chapitre 6

Systèmes logiques Niveau bas :

ISET GABES

Dans le niveau bas, c’est l’inverse qui se manifeste : - si H=1 : Q garde l’état précédent - Si H=0 : fonctionnement normale de la bascule

R H

R1

- Si H=0 les sorties S1 et R1 sont bloquées à 1 quelque soient R et S.

Q

La sortie garde l’état précédente. - Si H=1, la bascule peut fonctionner normalement.

H S1

S

Q

Donc la bascule RS ne fonctionne normalement que si H=0 (niveau haut) symbole:

P R E S E T Même chose pour les autres bascules. Q

S H R

Q C L E A R b. Synchronisation sur front (montant, descendant) : [ Bascule maître esclave] 

PRESET

H

Bascule JK maître-esclave font descendant

J K

JK

Q 1

J

Q 1

K

Q2 JK

Q 2

CLEAR Les deux bascules fonctionnent normalement si PRESET=CLEAR=1 et la première bascules fonctionne comme une bascule D, elle fait passer l’information Q1 à Q2 si H passe au niveau bas. Donc toute la bascule maître-esclave est équivalente à une seule bascule JK qui fonctionne sur front descendent de l’horloge. M.TAYARI Lassaad

Page 33/59

Chapitre 6

Systèmes logiques

ISET GABES

J

PRESET Q

K

Q

H

C L E A R 

Bascule JK maître-esclave front montant:

PRESET

H

J JK

K

Q 1

J

Q 1

K

Q2 JK

Q 2

CLEAR Les deux bascules fonctionnent normalement si PRESET=CLEAR=1 et la première bascules fonctionne comme une bascule D, elle fait passer l’information Q1 à Q2 si H passe au niveau haut. Donc toute la bascule maître-esclave est équivalente à une seule bascule JK qui fonctionne sur front montant de l’horloge.

J H K

PRESET Q Q CLEAR

Exercice : Soit le montage suivant :

D H

PRESET Q Q CLEAR

M.TAYARI Lassaad

Page 34/59

Chapitre 6

Systèmes logiques ISET GABES Trouver le chronogramme de D et Q, en déduire la fonction réalisée.

H

D Q n VIII- Résumé :

PRESET Q

J H K

PRESET

PRESET

Q

CLEAR

a- Bascule JK synchronisée sur niveau haut

M.TAYARI Lassaad

J H K

Q Q

J H K

PRESET Q Q

CLEAR

CLEAR

Q

J H K

Q

CLEAR

b- Bascule JK c- Bascule JK synchronisée c- Bascule JK synchronisée synchronisée sur niveau sur front montant sur front descendant bas

Page 35/59

Chapitre 6

Systèmes logiques

ISET GABES

Chapitre VII: ETUDE DE QUELQUES SYSTEMES SEQUENTIELS I. Généralités sur les compteurs a) Utilité: Le comptage d’événements est une opération indispensable dans de nombreux automatismes dés lors que ces événements peuvent être traduits par des impulsions électriques. Exemples: - La mesure de vitesse par comptage des tours de roue (machines, véhicules,..), - la mesure de fréquence d’un signal par comptage du nombre de périodes dans un intervalle de temps, - la réalisation d’horloge (heure, chronomètre) par comptage d’une base de temps, - le comptage d’objets (véhicules dans un parking,..), - etc.

b) Définition: Un compteur est un circuit séquentiel qui permet de dénombrer les impulsions électriques reçues sur une entrée appelée « Horloge » depuis un instant d’origine; ce nombre est disponible sur les sorties sous forme d’un « code binaire de n bits ». c) Le décomptage: C’est l’opération qui consiste à faire progresser le compteur en sens inverse du comptage. Remarques: - Chaque impulsion modifie d’une unité l’état (contenu) du compteur. - Le compteur constitue un registre mémoire à « N » sorties, constitué donc de « n » bascules dont l’interconnexion détermine la séquence de comptage prévu. d) Capacité d’un compteur: C’est le nombre maximum d’impulsions qu’il peut enregistrer avant de revenir à son état initial. Un compteur à « N » bascules appelé COMPTEUR MODULO 2N peut prendre 2N états: de 0 à 2N-1; la 2Nième impulsion remet le compteur à 0.

M.TAYARI Lassaad

Page 36/59

Chapitre 7

Systèmes logiques

ISET GABES

Les bascules permettent de réaliser des compteurs qui trouvent de nombreuses utilisations dans les applications modernes. On peut réaliser des compteurs asynchrones ou synchrones.

II. Compteurs asynchrones Dans la réalisation des compteurs asynchrones, les bascules ne changent pas d’état simultanément. Techniquement, si on utilise des bascules JK, on les place en cascade en fixant toutes les entrées J et K égales à 1. La première bascule qui contient le bit de poids le plus faible reçoit l’entrée de l’horloge. Pour les autres bascules, la sortie de chaque bascule sert de signal d’horloge pour la bascule suivante. Notons qu’on peut programmer la remise à 0 d'un compteur asynchrone en agissant sur les entrées Clear de chaque bascule.

1. Compteur Asynchrone Modulo 2n Pour construire un compteur modulo N qui compte de 0 jusqu’à ( N-1), on cherche le nombre n de bascules tel que : 2 n > N

Exemples : -- pour un compteur octal qui compte de 0 jusqu’à 7 ; il faut 3 bascules. -- pour un compteur décimal qui compte de 0 jusqu’à 9 ; il faut 4 bascules a) Compteur Octal Un compteur binaire octal compte les nombres de ( 0 à 7 ) en binaire. Il part de zéro jusqu’à 7 et recommence de façon cyclique. Il peut être constitué de 3 bascules de type JK. La Figure

5.1 représente

schématiquement un tel système. Le signal

d’horloge H est injecté à la première bascule A. la sortie de A, soit Qa, sert de signal d’horloge à la bascule B. De même, la sortie de la bascule B, soit Qb, sert de signal d’horloge à la bascule C.

Figure VII.1 : Schéma d’un compteur octal

M.TAYARI Lassaad

Page 37/59

Chapitre 7

Systèmes logiques

ISET GABES

Lorsque le signal d’horloge est lancé à la fréquence f, la bascule A divise cette fréquence par 2 et sert de fréquence d’horloge pour la bascule suivante B. Pareillement, la bascule B divise la fréquence de Qa par 2 et sert de signal d’horloge à la bascule C. La bascule C divise la fréquence de Qb par2. Les changements d’états des bascules peuvent se faire au front montant comme au front descendant du signal d’horloge selon la technologie choisie. Dans notre cas, on considérera les changements des états de sorties à chaque front descendant du signal d’horloge. La Figure VII.2 représente l’évolution temporelle des états des sorties des bascules A, B et C. Les sorties ( Qc-Qb-Qa ) changent d’états comme indiqué sur la Figure 5.2.

Figure VII.2 : Evolution temporelle des sorties

La succession des changements d’états est reportée sur le tableau Tab 5.1. On constate que la succession des états des sorties Qc Qb Qa correspond à un comptage binaire naturel qui commence de zéro jusqu’à 7 et recommence.

M.TAYARI Lassaad

Qc

Qb

Qa

Décimal

0

0

0

0

0

0

1

1

0

1

0

2

0

1

1

3

1

0

0

4

1

0

1

5

1

1

0

6

1

1

1

7

Page 38/59

Chapitre 7

Systèmes logiques

ISET GABES

Table VII.1 En prenant les sorties complémentaires des bascules, on aurait un comptage régressif qui compte de 7 à 0.

b) Compteur Décimal Un compteur décimal compte de 0 à 9. Pour réaliser un compteur asynchrone décimal, il faut quatre bascules. On notera qu’avec 4 bascules, on dispose d’un compteur qui compte de 0 à 15 (Figure 5.3).

Figure VII.3 Aussi, pour avoir un compteur décimal, il faut ajouter des composants combinatoires pour ramèner le compteur à zéro dès que l’on dépasse 9. Si on analyse les états des quatre sorties

(Tab

5.2), Décimal

Binaire Qd Qc Qb Qa

0

0000

0

0001

2

0010

3

0011

4

0100

5

0101

6

0110

7

0111

8

1000

9

1001

10

1010

Tab VII.2 Une technique possible consiste à effectuer la remise à zéro de toutes les bascules dès que 1010 est détecté. La remise à zéro de toutes les bascules est effectuée par un circuit combinatoire qui remet les bascules à zéro en utilisant les entrées Clear. Le circuit suivant permet effectuer cette opération (Figure VII.4).

M.TAYARI Lassaad

Page 39/59

Chapitre 7

Systèmes logiques

ISET GABES

Figure VII.4 Pour les compteurs asynchrones, la caractéristique principale c’est que chaque bascule provoque un retard . Par conséquent, de préférence à ne pas utiliser ce type de compteurs pour le comptage de temps.

III.

Les compteurs synchrones : Dans un compteur synchrone, toutes les bascules sont actionnées en même temps par le même signal d’horloge simultanément. Toutes les bascules changent donc d'état simultanément Contrairement aux compteurs asynchrones. Afin de réaliser des bascules synchrones, il faut déterminer les valeurs d’entrées pour chaque bascule. Pour cela, on reprend la table qui donne les changements d’état en fonction des entrées. Cette table est dite la table d’excitation de la bascule en question. Les valeurs  dans les cases de la table d’excitation signifient qu’elles peuvent être prises égales à 0 ou à 1 sans que ça influence le résultat de la transition. 1. Rappel : chercher , , 0, 1 en fonction de R,S, ou J,K, ou T ; ou D. a. Bascule RS : D’après la table de vérité ou de Karnaught on a :

M.TAYARI Lassaad

S

R



1

0



0

1

0

0



1



0 Page 40/59

Chapitre 7

Systèmes logiques

ISET GABES

b. Bascule JK : J

K



1







1

0

0



1



0

c. Bascule D : D 

1



0

0

0

1

1

d. Bascule T : T 

1



1

0

0

1

0

2. Exemple: Soit le compteur pouvant réaliser la séquence suivante :

M.TAYARI Lassaad

Q2

Q1

Q0

0

0

0

0

0

1

1

0

1

1

1

1

1

1

0

1

0

1

1

0

0

0

0

0 Page 41/59

Chapitre 7

Systèmes logiques

ISET GABES

Utiliser des bascules JK pour faire la synthèse du compteur. Pour cela il nous faut trois bascules. Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 0

0

0

0

0

1

0

0

1

1

0

1

0

1

0

-

-

-

0

1

1

-

-

-

1

0

0

1

0

0

1

0

1

1

1

0

1

1

0

1

1

1

1

1

1

0

0

0

Détermination de J :

Détermination de K :



: base

, 1

: facultatifs

0

: non



: base

, 0

: facultatifs

1

: non

Q2n \ Q1n Q0n 00 01 11 10 0

 1 -

1

0 1  0

-

Q0n+1

K0 Q1

J 0 Q2

Q2n \ Q1n Q0n 00 01 11 10 0

0 0 -

1

0  1 

-

Q1n+1

J1 Q0Q2

K1 Q0

Q2n \ Q1n Q0n 00 01 11 10 0

0 

1

 1 1 1

-

-

Q2n+1

J 2 Q0 M.TAYARI Lassaad

K2 Q0.Q1 Page 42/59

Chapitre 7

Systèmes logiques

ISET GABES

D’ou le montage suivant :

Q

H

J

Q

2

Q2

2

K2

Q

J 2

Q

1

1

K1

Q

1

Q

1

J

0

Q

0

K0

Q

IV. Les Registres Un registre est ensemble de cellules mémoires élémentaires dans lequel un mot binaire est conservé provisoirement, le registre est un circuit synchrone utilisé comme structure fondamentale dans le système numérique. Il est constitué d’un ensemble de bascules, synchronisées par la même horloge. Les registres sont classés par : 

Le nombre de bits



Le mode de fonctionnement (multiple ou unique)

1) Différents types de registres On distingue quatre types de registres selon la façon dont sont utilisées les entrées et les sorties, en parallèle ou en série. On trouve dans le marché : 1- des registres à écriture parallèle et à lecture parallèle (PIPO) 2- des registres à écriture série et à lecture parallèle (SIPO) 3- des registres à écriture série et à lecture série (SISO) 4- des registres à écriture parallèle et à lecture série (PISO)

a) Registres à entrées parallèles, sorties parallèles (PIPO) Toutes les entrées (E1, E2, E3, E4) sont introduites en même temps dans le registre. Toutes les sorties (S1, S2, S3, S4) sont disponibles au même instant. Les signaux RAZ et RAU sont des entrées asynchrones permettant respectivement la remise à zéro ou la remise à un de toutes les bascules en même temps.

M.TAYARI Lassaad

Page 43/59

Chapitre 7

0

0

Systèmes logiques

ISET GABES

On considère un registre de quatre bits. Les bascules utilisées dans les exemples suivants sont des bascules D mais un registre peut également être réalisé à partir de bascules JK.

Ce type de registre est aussi appelé registre tampon. Il est souvent utilisé pour la mémorisation de données de durée brève ou pour le transfert de données. b) Registres à entrée série, sortie série (SISO) Ce registre possède une entrée E et une sortie S. Les données binaires d’entrée sont introduites bit après bit. Elles sont également disponibles les unes après les autres au rythme de l'horloge en sortie. Ce type de registre est utilisé pour effectuer des décalages.

En rebouclant la sortie de la dernière bascule sur l’entrée de la première, on obtient ce qu’on appelle un "compteur en anneau". Pour charger une donnée 4 bits initiale sur les entrées D des bascules, il faut ajouter une logique de commande composée de quelques portes supplémentaires. Cette donnée se retrouver cycliquement sur les mêmes bascules. En rebouclant la sortie complémentée Q de la dernière bascule sur l’entrée de la première, on obtient ce que l’on appelle un "compteur Johnson". Ce compteur possède un modulo égal à 2n, où n est le nombre de bascules.

M.TAYARI Lassaad

Page 44/59

Chapitre 7

Systèmes logiques

ISET GABES

c) Registres à entrée série, sorties parallèles (SIPO) Ce registre possède une entrée E et plusieurs sorties (S1, S2, S3, S4). Les données binaires d’entrée sont introduites bit après bit. Les sorties sont toutes disponibles en même temps. Ces registres peuvent être utilisés pour faire une transformation sérieparallèle des données.

La donnée est disponible après N coups d’horloge, où N est le nombre de bascules. c) Registres à entrées parallèles, sortie série (PISO) Toutes les entrées (E1, E2, E3, E4) sont introduites en même temps dans le registre. Les informations en sortie sur S sont disponibles les unes après les autres au rythme de l'horloge. Ces registres peuvent être utilisés pour faire une transformation parallèlesérie des données. La sortie Q d’une bascule est reliée à l’entrée D de la bascule suivante. Les entrées parallèles ne peuvent pas être appliquées directement sur les entrées des bascules, puisqu’elles mettraient en court-circuit les sorties des bascules précédentes. Il faut utiliser une logique de commande à base de portes logiques ET et OU, ayant pour signal d’entrée une commande de chargement/décalage.

M.TAYARI Lassaad

Page 45/59

Chapitre 7

Systèmes logiques

ISET GABES

2) Registres universels Il existe des circuits intégrés regroupant les quatre types de registres présentés cidessus. Ils permettent les modes de fonctionnement suivants : - chargement et lecture parallèles, - chargement série et décalages à droite ou à gauche, lecture série ou parallèle, - chargement parallèle et décalages à droite ou à gauche, lecture série ou parallèle. Par exemple, le circuit intégré de référence 74194 possède la représentation symbolique suivante :

Les entrées A, B, C, D sont les entrées parallèles. Les entrées SL et SR sont respectivement les entrées/sorties séries gauche et droite. Les entrées S0 et S1 permettent de choisir le mode de fonctionnement de ce registre (blocage, décalage à droite, décalage à gauche, chargement parallèle). L'entrée CLR (active sur niveau bas) permet une remise à zéro asynchrone des sorties. L'entrée CLK est l'entrée horloge de synchronisation. Les sorties sont QA, QB, QC, QD.

M.TAYARI Lassaad

Page 46/59

Chapitre 7

Systèmes logiques

ISET GABES

Chapitre VIII

Organisation Et Fonctionnement Des Mémoires

I-

INTRODUCTION Une mémoire est un dispositif d'enregistrement, de conservation et de restitution de l'information. On distingue deux classe de mémoires à semi-conducteurs:

 Les mémoire vives (RAM) Ce sont

des mémoires pour lesquelles on ne peut pas garantir l'intégrité de

l'information inscrite si entre temps il y a eu interruption de l'alimentation électrique. Lorsqu'elles sont alimentées, elles peuvent être lu et écrites.

 Les mémoire mortes (RAM) Ce sont des mémoires pour lesquelles on inscrit l'information dans leurs structures matérielles. Elles conservent ainsi l'information même en l'absence de l'alimentation électrique. Lorsqu'elles sont alimentées, elles ne sont généralement que lues sur site. L'écriture, appelé aussi programmation, se fait à l'aide d'un dispositif spécial appelé programmateur.

II- ORGANISATION DE LA MEMOIRE 1. Cellules élémentaires et mot mémoire

La cellule élémentaire d'une mémoire morte peut être assimilée à un interrupteur à semiconducteur constitué soit d'une diode soit de transistors. La cellule élémentaire d'une mémoire vive peut être assimilée à une bascule RS, JK ou D. Elle est généralement de type D.

M.TAYARI Lassaad

Page 47/59

Chapitre 8

Systèmes logiques

ISET GABES

D

Q La sortie de la bascule est le bit mémoire

Mémoire (1 bit)

C

K

Cellule de base mémoire

Vive

+Vcc

+Vcc

R

R

Interrupteur fermé

Interrupteur ouvert

Cellule de base mémoire Morte Un mot mémoire est un ensemble de n bits juxtaposés Exemple:

Bit3

Bit2

Bit1

Bit0

est un mot de 4 bits

Le nombre n de bits d'un mot mémoire peut être quelconque. Dans la pratique n peut être égal à 4, 8, 16, 32 ou même 64. Lorsque n est 8, on dit que le mot mémoire est un octet (byte). Chaque mot mémoire est contenu dans une case mémoire.

2. Bus d'adresses Une mémoire contient plusieurs cases. Pour identifier chaque case, on lui attribut un numéro appelé adresse. Cette adresse s'obtient par la combinaison binaire d'un ensemble de fils appelé bus d'adresse.

M.TAYARI Lassaad

Page 48/59

Chapitre 8

Systèmes logiques Exemple d'adressage d'une mémoire de 4 cases:

ISET GABES

Case 0 Case 1 Case 2 Case 3

Cette organisation mémoire conduit à l'adressage suivant

A1

A1

A0

CASES

0

0

Case 0

1

Case 1

0

Case 2

1

Case 3

1

A 0

n

n

Avec n fils d'adresse (on dit n bits d'adresses ) on peut adresser 2 cases . C= 2 est la capacité de la mémoire exprimée en nombre de cases ou en mots mémoire. Dans la pratique, lorsque l'on a une mémoire de n bits d'adresse: n



Sa capacité est C = 2 cases



Ses cases sont numérotées de 0 à 2 –1



Son bus d'adresse est noté An-1 .. A0

n

Exemple : Si l'on dispose d'une mémoire de capacité 8 KO, on peut exprimer cette capacité en bits. Soit 8Ko *8bits ou encore 64 Kbits. On détermine le nombre n de bits du bus d'adresse en appliquant la relation:

2n cases = 8 Kcases soit encore 2n cases= 23* 210, ce qui donne un bus d'adresse noté A12..A0. 3. Bus de données Pour mettre le contenu d'une case mémoire en relation avec l'extérieur, la mémoire dispose d'un ensemble de fils appelé bus de données, noté (Dm-1..D0). Dm-1

A

n-1 Bus d'adresses A 0

M.TAYARI Lassaad

MEMORE

Page 49/59

D

0

Bus de données

Chapitre 8

Systèmes logiques III- FONCTIONNEMENT D'UNE MEMOIRE

ISET GABES

1. Notion de sélection d'une mémoire: Les mémoires sont conçues pour pouvoir être connectées ensemble sur un même bus de données. Il faut donc éviter les conflits entre des mémoires qui traiteraient de mettre en même temps les données sur le bus commun. Pour cela, la mémoire est doté d'une entrée de sélection (/CE=/CS) (Chip enable =Chip set). 

Si /CE=0 alors, la mémoire est sélectionnée et le bus de données externe peut

être connecté au contenu de la case d'adresse An-1 .. A0. 

Si /CE=1 alors, la mémoire est déconnectée et le bus de donnée externe est en

haute impédance.

2. Notion de lecture d'une mémoire: Lire une mémoire consiste à transférer sur son bus de données externe le contenu d'une case mémoire dont le numéro est placé sur le bus d'adresse. La mémoire dispose d'une entrée souvent noté /OE. Cette entrée permet de donner l'ordre de lecture. 

Si /OE = 0 alors, on autorise la sortie de données



Si /OE = 1 alors, il n'y a pas de lecture et le bus de données est en haute impédance.

Décodeur A A

Case 2m-1 Case 2m2

0

n - 1

. . . .

Choix de Case G

Case 0 Bus interne de données

/CE /OE Bus externe de données

D3

D2

D1

D0

La lecture effective n'a lieu que si la mémoire est sélectionnée (/CE=0) et (/CS=0). Le schéma ci-dessus expose la méthode d'organisation d'une mémoire en cases.

M.TAYARI Lassaad

Page 50/59

Chapitre 8

Systèmes logiques 3. Notion d'écriture mémoire:

ISET GABES

Ecrire dans une mémoire, on dit aussi programmer une mémoire, consiste à transférer la donnée présente sur le bus de données dans le contenu de la case mémoire dont le numéro est présenté sur le bus d'adresse. La mémoire dispose d'une entrée souvent noté /WE par laquelle on donne l'ordre d'écriture. 

Si /WE = 0 alors, l'écriture est possible. C'est le début de l'écriture qui devient effective sur le front montant de

/WE si la mémoire est sélectionnée

(/CE=0). 

Si /WE = 1 alors, il n'y a pas d'écriture.

Exemple sur une case mémoire d'un conçue à partir d'une bascule D: Cet exemple montre la logique de sélection, de lecture et d'écriture d'une mémoire vive.

Bus de données i n t De r n e Q

/ C /E W E

Bus de données e x t e r n e

C K

/O E III- LES TYPES DE MEMOIRES A SEMI-CONDUCTEURS 1. mémoires vives :(RAM) On peut accéder directement à n'importe quelle case avec la même durée, par opposition à des mémoires à accès série (ou séquentiel), ou la durée de l'accès à une case dépend de sa position ou de son adresse. Il existe deux types de mémoires vive: 

La mémoire vive statique encore appelée SRAM. Elle est rapide et consommatrice d'énergie. L'élément de base est type de la bascule D.



La mémoire vive dynamique, encore appelée DRAM. Elle est de grande capacité. L'élément de base est équivalent à un condensateur.

L'état de charge ou de décharge du condensateur donne l'état logique du bit mémoire. Comme tout condensateur, celui-ci présente des fuites, et il faut régénérer périodiquement la charge. Pour cela,

on met en œuvre un cycle de

rafraîchissement qui consiste à lire les cellules mémoire à intervalles de temps fixes et à les réinscrire.

M.TAYARI Lassaad

Page 51/59

Chapitre 8

Systèmes logiques 2. mémoires mortes :(ROM)

ISET GABES

Il existe plusieurs types de mémoires mortes qui diffèrent par: 

soit leur structures interne



soit le nombre de re-programmations possible.



Soit le mode d'effacement.

Programmer une mémoire morte consiste à modifier son contenu (c'est une opération d'écriture). On peut citer les types suivantes de mémoires mortes:  ROM : Elle sont programmables à la fabrication par le consytructeur.  PROM: (Programmable ROM): Elles sont programmables une seule fois par l'utilisateur. EPROM: (ERASABLE PROM): Elles sont programmables plusieurs fois et effaçables par exposition aux ultraviolet à travers une fenêtre réservée à cet effet. L'effacement est global. La programmation nécessite une tension élevée par rapport à la tension d'alimentation.(15.5 V -> 25V).  EEPROM: (ELECTICALY EPROM) Elles sont programmables plusieurs fois et effaçables électriquement. On peut effacer le contenu d'une seule case. La programmation d'une case dure environ 10 ms. FLASH EPROM: (EPROM rapide en programmation): Elles sont programmables plusieurs fois et effaçables électriquement. La différence avec les EPROM réside dans la séquence de programmation et le mode d'effacement. On peut effacer un bloc de cases ou toute la mémoire.

3. Quelques mémoires mortes courantes: La plupart des constructeurs des mémoires mortes de capacité allant de 2 Koctets à 1 Mocetets. La dénomination de ces mémoires est normalisé: Exemple:

27C256-20 Nom générique 27=EPROM C= CMOS 256=capacité en Kbits

M.TAYARI Lassaad

Temps d'accès exprimé par 10 ns Ici 20*10=200 ns

Page 52/59

Chapitre 8

Systèmes logiques Les noms génériques sont: 

ISET GABES

Pour les EPROM: 2 KO

2716

ou

27C16

8 KO

2732

ou

27C32

16 KO

27128

ou

27C128

32 KO

27256

ou

27C256

64 KO

27512

ou

27C512

Elles sont organisées en mots de 8 bits. Les chiffres 64,128,256 et 512 représentent la capacité de la mémoire exprimée en Kbits. Pour les EEPROM, leurs dénominations sont presque identiques à celle des EPROM, il suffit de remplacer 27 par 28. Pour les FLASH EPROM, la lettre C des EEPROM est remplacé par F.

M.TAYARI Lassaad

Page 53/59

Chapitre 8

Systèmes logiques

ISET GABES

Chapitre XI

Application Des Circuits Logiques Contrôleurs de Systèmes et Automates

I/-Introduction Aux Sequenseurs Ou Automates D’etats Finis : Les contrôleurs de systèmes sont des circuits séquentiels comme les compteurs, mais plus complexe, l’élément de base étant toujours la bascule. L’architecture d’un système séquentiel est donnée par la figure ci-dessous : Logique (ROM)

X0 X1

o

Z0 u

(PAL)

Z1 Zn-1

Xn-1 Etat présent

Mémoire

Etat suivant

CLOCK La boite logique est un circuit combinatoire pouvant être constituée par des portes, des ROM ou des PAL (circuit logique programmable qui sera étudié ultérieurement dans le module FPGA).  Une première fonction de cette boite est le décodage des entrées provenant du monde extérieur (X0, X1,……., Xn) ainsi que l’état de la machine stocké dans la mémoire pour générer le code de l’état suivant. Ce dernier une fois changé et stocké par la mémoire devient à sa sortie l’état présent.  La seconde fonction de la boite logique est la génération, à partir des mêmes entrées, les sorties de contrôle (Z0, Z1,……., Zn). La séparation de cette fonction de décodage de sortie dans une boite à part permet de distinguer deux classes principales : la classe A due à MEALY : cas ou le décodeur de sortie

M.TAYARI Lassaad

Page 54/58

Chapitre 9

Systèmes logiques ISET GABES dépend des entiers Xi et la classe B due à MOORE : cas ou le décodeur de sortie ne dépend pas des entrées Xi .

II- Les Modèles D’une Machine A Etats : Un système séquentiel peut se représenter sous forme d’une machine de MEALY ou d’une machine de MOORE.

1/- Machine De MEALY : a/ Structure de la machine : Une machine de MEALY possède la structure suivante : Entrée

Commande des

Système combinatoire d’entrées (calcul de l’état futur)

Bascules (état futur)

Etat présent

Bascule D synchrone (mémoire)

Système combinatoire de sortie Ce modèle possède trois sous-ensembles : *1- Un système combinatoire d’entrée qui calcule les entrées de commande des bascules compte tenu de l’état futur recherché. *2- Des bascules qui notent l’état présent du système. *3- Un système combinatoire de sortie qui calcule les sorties à partir de l’état présent et des entrées. b/- conception d’une machine de MEALY : concevoir une machine à états revient à déterminer les équations de commande des bascules D et des sorties pour obtenir le fonctionnement souhaité. Le fonctionnement d’une machine de MEALY peut être décrit par un graphe des états ; la synthèse du système passe alors par les étapes suivantes : *1- Etablissement du graphe à partir de l’énoncé du problème . NB : il n’y a pas de méthode générale pour établir le graphe d’un système séquentiel .

M.TAYARI Lassaad

Page 55/58

Chapitre 9

Systèmes logiques *2- Codage du Graphe :

ISET GABES

Le codage du graphe consiste à effectuer des combinaisons de bascules pour chacun des nœuds. S’il comporte N nœuds, on peut le coder avec n bascules de telle sorte que 2n >= N. On affecte, de façon arbitraire, les combinaisons des variables de codage aux états internes. *3- Table de vérité : A partir des affectations précédentes, on dresse la table de vérité du système où figure en entrées les variables de codage et les entrées du système et en sortie les variables de codage après modification, les fonctions de sortie du système. *4- Equation de commande de la bascule et équation des sorties. Elles se déduisent directement de la table précédente. *5-Réalisation : La réalisation du système va dépendre du choix de la technologie (portes standard, ROM ou PAL). c/- Exemple : On souhaite détecter le début (DS) et la fin (FS) d’un signal Z asynchrone par rapport à l’horloge CLOCK du système (durée de Z > période de l’horloge). Le système étudié devra générer une impulsion DS qui début du signal Z et une impulsion FS à la fin du signal Z. 1/- Conception de la machine de MEALY : *1- Etablissement du graphe :

Z = 1 DS=1 FS=0

Z = 0 DS =0 F S = 0

A

B

Z = 1 D S = 0 F S = 0

Z = 0 DS =0 F S = 1 *2- codage du graphe : Soit X une variable A : X=0 B : X=1

M.TAYARI Lassaad

Page 56/58

Chapitre 9

Systèmes logiques

ISET GABES

*3- Table de vérité : Etat présent

Etat futur

Z

X

X+

DS

FS

0

0

0

0

0

0

1

0

0

1

1

0

1

1

0

1

1

1

0

0

*4- Equation :

Commande de la bascule Dans le cas d’une bascule D

X+ = Z FS = X* Z DS = X * Z *5- Réalisation

- Une bascule D pour mémoriser les états (A,B) - Un inverseur

2 X(CLK)

D

1

X

1 3

FS

2 6

Q

1

Z

5

Q

CLK R

3

S

4

- Deux portes AND

74LS08

74LS74

2 74LS04 1 3 2

DS

74LS08

2/- Machine de MOORE : a/- Structure de la machine : Une machine de MOORE possède la structure suivante : Entrée

Commande des bascules (état futur)

Système combinatoire d’entrée

(calcul de l’état futur) Bascules D synchrones

Etat présent Système combinatoire de sortie

Sortie

M.TAYARI Lassaad

Page 57/58

Chapitre 9

Systèmes logiques

ISET GABES

Une machine de MOORE calcule ses sorties uniquement à partir de l’état présent du système. b/- Conception d’une machine de MOORE : Une machine de MOORE se conçoit de la même façon qu’une machine de MEALY, avec une seule différence qui résiste dans la façon d’élaborer le graphe des états qui décrit le fonctionnement de cette machine. *1- Etablissement du graphe des états : Dans une machine de MOORE l’état des sorties est uniquement dépendante de l’état interne du système lors de l’établissement du graphe des états de la machine, les sorties seront donc positionnées à l’arrivée dans chaque nœud du graphe. *2- Codage du graphe et établissement des équations du système : Le codage du graphe demande un nombre double de variable. La méthode utilisé pour déterminer les équations du système est identique à celle utilisée précédemment (machine de MEALY).

Exercice : Un chariot, entraîné par un moteur à deux sens de marche, est susceptible de faire des allers et retours entre deux positions A et B. Sa position de repos est en A. Lorsqu’on appuie sur un bouton poussoir m, le chariot se déplace vers B puis, arrivé en B, il repart vers A. A son arrivée en A : Si m est relâché, il s’arrête Si m est appuyé, il repart vers B. Le fonctionnement du système est représenté par les grandeurs logiques suivantes : Variables d’entrées : a=1

chariot en A

b=1

chariot en B

m=1

bouton poussoir appuyé

Variables de sorties : G=0,D=1

Déplacement de A vers B G=1,D=0

Déplacement de B vers A

G=0,D=0

Arrêt du chariot

G=1,D=1

Combinaison interdite

Question : Trouver le graphe du système en utilisant la machine de MEALY puis en utilisant la machine de MOORE.

M.TAYARI Lassaad

Page 58/58

Chapitre 9