TEC 588 - TP3 - Etude Du NE 555 [PDF]

Zitiervorschau

U.S.T.H.B

Compte Rendu

4ème Année Ingénieur Instrumentation

TEC 588 – TP3 JHRMTEC588TP3D3-II-2012

Étude du NE 555 Jugurtha Hadjar & Raouf Moualdi

I-But de la manipulation Le but de la manipulation est d’étudier le circuit intégré NE 555 dans deux configurations : Astable et Monostable. Introduction Le NE 555 communément appelé « 555 » ou « Timer » a été créé par Hans Camenzind. Le numéro 555 peut faire penser que le circuit a été nommé ainsi en référence aux trois résistances de 5 Ω constituant le diviseur de tension.

Son courant de sortie est important, environ 200 mA, ce qui veut dire qu’il peut directement contrôler des relais et ne nécessite pas de driver. (Lorsqu’on utilise des charges inductives de ce type, relais ou moteurs, il est conseillé d’utiliser une diode de roue libre –flyback diode, free-wheeling diode- en anti-parallèle à la charge inductive. Un des avantages du NE 555 est que sa sortie peut ‘source current’ et ‘sink current’, ce qui permet d’activer des dispositifs au choix : losque la sortie est à l’état haut ou lorsque la sortie est à l’état bas.

Camenzind a affirmé dans une interview que c’était du au fait que Signetics avait des numéros dans les « 500 » et que Art Fury avait choisi le nom 555.

http://bit.ly/interviewcamenzind

Voilà le schéma interne simplifié (sans transistors)

La fréquence maximale du 555

Le 555 peut être utilisé comme Astable, Monostable(one shot), Retardateur (Time delay), Bistable (bascule, mémorisation), PWM (en utilisant la Patte 5), etc…

Selon les datasheets des fabricants (Philips & Fairdhild par exemple), elle est d’environ 500 kHz. Pratiquement, en dehors du datasheet et dans le monde réel, elle se situe entre 300kHz et 400KHz. Le 555 peut également fonctionner comme retardateur. Il peut théoriquement fournir un temps de plus d’une heure, mais ce n’est pas très pratique.

Les condensateurs que l’on devrait utiliser devraient alors être à faible résistance équivalente (Low Equivalent Series Resistance) et sont coûteux. On peut avoir un maximum de 20 à 30 minutes. Audelà de cette valeur, le montage n’est plus précis. Pour une durée plus longue à faible coût, il convient d’utiliser des compteurs, ou alors plusieurs 555 en cascade, diviseurs de fréquence, etc… La patte 7 est connectée au collecteur du transistor, qui est libre. Ceci est appelé « collecteur ouvert » ou « open collector ». Cette configuration fournit deux états : -

Transistor conduit : 0 (sortie à la masse)

ou

La résistance pull-up ne doit pas être très grande, ni très faible (pour qu’elle ne charge pas le circuit).

10 Ω est une valeur acceptable et très courante. Une manière simple de se rappeler des montages : -Les pattes 2 et 6 connectées : Configuration typique de l’Astable. -Les pattes 7 et 6 connectées : Configuration typique du Monostable.

Les pattes 2 et 6 ont une très grande impédance –environ 10 Ω- et il suffit de quelques

microampères pour les activer.

I-Monostable I.1 Schéma

-

Transistor bloqué : Déconnecté (impédance infinie)

Nous n’avons pas un état « haut ». L’état déconnecté peut être utile, mais dans notre cas, il ne l’est pas. Pour avoir l’état haut dans les circuits à « collecteur ouvert », on doit utiliser ce qui s’appelle « pull-up resistor ». C’est une simple résistance qui « tire » la patte 7 vers VCC. Lorsque le transistor est saturé et conduit (« interrupteur fermé »), la patte 7 transmet un 0 (GND). V CC

P ull Up

Quelques remarques :

O UT

Deux condensateurs se chargent et se déchargent via des résistances différentes. Deux constantes de temps différentes. τ

Lorsque le transistor est bloqué: au lieu d’avoir un état déconnecté, on aura VCC a travers la pull-up. Un état haut. V CC

P ull Up

τ

R. C R .C

220µs 15µs

La charge et la décharge du condensateur C à la Patte 2 est beaucoup plus rapide que celle du condensateur C responsable de la période du monostable mis à la Patte 6. Étudions le circuit d’entrée :

O UT

C2

V CC R2

Ve

La Patte 2 est entre la la résistance et le condensateur. Initialement :

V

V

(Pour simplifier les calculs mais toute

valeur

clairement

supérieure

V

à

est

acceptable). V

V

V

V V Une

impulsion

V

se

V

présente,

V

implique que V

0

V

1

V

e

!

0

ce

qui À la mise en marche, avant une quelconque impulsion, la tension appliquée à la Patte 2 (entrée inverseuse du Comparateur 2) est

V CC

C2

supérieure à V

R2

, ce qui implique que S=0.

La Patte 6 (entrée non inverseuse du Comparateur 1) est tirée vers V par la résistance 100 K à V , donc R=1. Comme nous l’avons déjà mentionné, le condensateur entame une charge très rapide. τ 15µs Donc, après un temps très court, V Lorsque V revient à son état initial V V

V

V

V

V .

:

2V

à ses Le condensateur se voit appliquer V deux bornes, il est donc court-circuité et entame une décharge avec une tension initiale de 2V vers une tension finale V . Le graphe suivant montre l’allure de la tension appliquée à la Patte 2.

R=1 et S=0 veut dire que Q=0 et ~Q=1. Le transistor est saturé et conduit, la patte 7 est connectée à la masse. i.e : Le condensateur C a ses deux bornes à la masse, et vu que la Patte 6 est connectée à la patte 7, elle est à la masse elle aussi. L’entrée non inverseuse du Comparateur 1 est à 0. R=0. Ceci est l’état stable. Q=0, R=0, S=0. Bien entendu, on pourrait choisir arbitrairement un état de départ, et suivre l’évolution du système pour trouver l’état stable. Exemple : Soit Q=1, ~Q=0, transistor bloqué, Patte 7 déconnectée, C se charge, atteint

"## ,

R=1 (sachant que S=0) ce qui implique que Q=0, ~Q=1, transistor saturé, Patte 7 et 6 à la masse, le condensateur se décharge brusquement, R=0. Donc Q=0, R=0, S=0 est l’état stable. On commence par la fin ou par le début, le système retourne à l’état stable. Lorsqu’une impulsion se présente, la tension à la Patte 2 chute en deçà de Voici le graphe synchronisé avec un signal carré attaquant le montage. En noir, Ve. En bleu, la tension à la Patte 2.

V , on aura S=1

(sachant que R=0), ce qui implique Q=1 et ~Q=0. (État instable) Le transistor est bloqué, la Patte 7 est déconnectée. Le condensateur C de 2.2nF se charge via R=100Kohms. Pendant ce temps, l’impulsion est passée et S revient à l’état bas (S=0). V t τ

V R. C

1

e

220 's

% &

Dès que V

atteint

V

, R=1 et S=0 on a

alors Q=0 et ~Q=1. Le transistor est saturé et conduit. Les Pattes 6 et 7 sont reliées à la masse. Le condensateur se 0 décharge brusquement. V t R=0, S=0, Q=0. Retour vers l’état stable. Le graphe suivant montre les signaux : Vs en rouge, Patte2 en noir, Patte 6 (Condensateur C) en bleu.

Figure 4. Waveforms of Monostable Operation (abnormal)

Bien que le système garde l’état haut à l’impulsion, ce système n’est pas fiable et c’est un cas de figure à éviter. Je cite, toujours page 5 :

On voit que le condensateur se décharge brusquement sur le front descendant de Vs. (Car le transistor est saturé et met le condensateur à la masse). On voit aussi comment le début de la charge du condensateur coïncide avec l’impulsion (chute de tension de la Patte2 < V ). On voit aussi que la durée de l’état instable (Vs à l’état haut) est égale au temps que met le condensateur pour atteindre

V

à partir de

0. Qu’arrive-t-il lorsque le monostable est attaqué par une impulsion (front descendant) alors que la sortie est encore à l’état haut ?

« It must be noted that, for a normal operation, the trigger pulse voltage needs to maintain a minimum of "## /3 before the timer output turns low. That is, although the output remains unaffected even if a trigger pulse is applied while the output is high, it may be affected and the waveform does not operate properly if the trigger pulse voltage at the end of the output pulse remains at below "## /3 » Le datasheet SNAS548B de National Semiconductor (acquise par Texas Instruments récemment) indique à la page 8 (page 7 dans l’original) que le système est insensible à une impulsion lorsque la sortie est à l’état haut tant que la Patte 2 retourne à un niveau supérieur à "## /3 au moins 10'* avant le retour de la sortie à l’état bas. I.2. L’expression littérale de +, et période du monostable L’expression de V a déjà été traitée en I.1. Période du monostable La période du monostable est égale au temps du cycle, Q de 0 à 1 de retour à 0. Il n’y a pas de temps de récupération ici, car le condensateur se décharge brusquement lorsque les pattes 6 et 7 sont mises à la masse.

La simulation montre qu’il est insensible aux impulsions lorsque la sortie est à l’état haut, cependant, on trouve dans les datasheets des avertissements quant au fonctionnement anormal qui pourrait s’en suivre. Exemple : Page 5 du datasheet (Fairchild) montre la figure suivante :

Donc, V T

V

1 .

e& /

e

. &!

3 0. 123

2 V 3

I.3.Peut-on prévoir la fréquence maximale du signal de commande

I.5.Comment réagirait le circuit si le transistor de décharge venait à présenter

La fréquence du signal de sortie est techniquement limitée (moins de 500 kHz).

-Une résistance infinie entre le collecteur et l’émetteur :

Qu’en est-il du signal d’entrée attaquant la Patte 2 (Trigger) ?

Dans ce cas de figure, le transistor est bloqué, en circuit-ouvert et la patte 7 est déconnectée. Le condensateur C se charge via R à V .

Il faut savoir que la Patte 2 est prioritaire sur la Patte 6. Si on fournit une impulsion à la Patte 2 et que l’on maintient la Patte 2 en deçà du tiers de Vcc pendant une durée plus longue que la période du monostable, la sortie du monostable restera à l’état haut tant que la Patte 2 est à une tension inférieure au tiers de Vcc. Dès que l’on met la Patte 2 à une tension supérieure au tiers de Vcc, la sortie du monostable revient à l’état bas. La sortie dans ce cas de figure suit exactement la Patte 2 (en inverse). Il faut donc faire en sorte de remettre la Patte 2 à un niveau supérieur au tiers de Vcc avant la fin du temps du monostable.

-Une résistance infinie entre le collecteur et l’émetteur : Le transistor est saturé, ‘court-circuit’ et la patte 7, et donc la patte 6, sont plaquées contre la masse. Si le condensateur était chargé, il se déchargerait rapidement. S’il était déchargé, il resterait ainsi. I.6. Le rôle de l’amplificateur de sortie Le courant à la sortie de la bascule RS est de quelques mA et n’est pas assez important pour exciter un relais par exemple. On place à sa sortie un tampon dont l’impédance d’entrée est d’environ : ;9 et une faible impédance de sortie.

Fréquence maximale : On a vu que l’on devait éviter d’avoir des impulsions sur la Patte 2 pendant que la sortie était à l’état haut pour avoir un comportement normal. Cela veut dire que la période des impulsions (l’intervalle entre deux fronts descendants) doit être supérieure à la période du monostable T τ. Ln3. En d’autres termes : f7

1 τ. Ln3

Si la sortie bascule de l’état haut à l’état bas instantanément, et si l’intervalle entre deux fronts descendants sur la Patte 2 est égal à la période du monostable, on devrait avoir un rapport cyclique de 100%. i.e : La sortie est toujours à l’état haut. Ce n’est pas le cas en pratique, vu que la sortie met environ 300ns pour changer d’état, et qu’il y a un temps mis par l’entrée pour forcer la sortie à 0, qui est de 2 '* environ (turn off time).

I.4.Le rôle des résistances de 5 89 Ces résistances constituent des diviseurs de tensions pour avoir

V

et

V

pour que les

tensions sur les Pattes 2 et 6 respectivement puissent être comparées à ces valeurs.

Le courant à la sortie du buffer est d’environ 200 mA, ce qui est largement suffisant pour exciter un relais sans pour autant changer l’état « logique » de la sortie de la bascule.

I.7. Influence de la variation de la résistance de sortie sur la forme du signal de sortie La résistance de sortie n’a aucune influence sur la ‘forme’ (l’état logique) du signal de sortie. I.8. Calculer la période du monostable pour < :==89, < 3389 /

0. 12 3

>. ,. 123

C=2.2nF •

Pour ?

100 Ω , T=220*Ln3 '* / @ 241.6947 '*

•

Pour ?

33 Ω , T=72.6*Ln3 '* / @ 79.759252173 '*

V t

V

II-Astable

Lorsque

I.1. Etude du montage, période, rapport cyclique

légèrement, S=0 (sachant que R=0), le système garde son état et rien ne change. (i.e Q=1, ~Q=0).

Schéma simplifié

atteint

et

la

dépasse

Le condensateur continue sa charge jusqu’à V

atteindre

où on aura R=1 (sachant que

S=0), ce qui provoque la remise à zéro de la bascule. Q=0 et ~Q=1. Le transistor est saturé et conduit la Patte 7 à la masse. Le condensateur se décharge de la tension V

initiale

à la tension finale 0 via un

nouveau chemin constitué par R2. Et R redevient 0 (sachant que S=0), le système garde son état.

τ

Soient • •

e la tension appliquée à l’entrée inverseuse du Comparateur 2 (Patte 2) eE la tension appliquée à l’entrée non inverseuse du Comparateur 1 (Patte 6)

Vu que les Pattes 2 et 6 sont connectées et représentent la borne (+) du condensateur, on écrit : eE

e

V t

À la mise en marche, le condensateur est complètement déchargé. La tension V t à ses bornes est nulle. Donc : •

La tension à la Patte 2 est nulle et inférieure

•

V .

à

L’entrée

S

de

la

bascule est à 1. La tension à la Patte 6 est nulle et inférieure

V .

à

L’entrée

R

de

2 V .e 3

V t

(Noter que l’on n’a pas représenté les capacités de découplage)

Dès

que

V t

% &

R .C V

atteint

dans

le

sens

décroissant, S devient 1 (sachant que R=0) ce qui met la bascule à 1. Q=1 et ~Q=0, le transistor est bloqué, la Patte 7 est déconnectée et le condensateur entame une charge, mais cette fois-ci, de la valeur initiale V

à la valeur finale V

via R

et R . S

redevient 0. Ceci est différent de l’état transitoire où la tension initiale était de 0 vers une tension finale de "## . Cela veut dire que la charge de l’état transitoire dure deux fois plus que celle du montage une fois le régime permanent atteint. Cette charge a pour équation : V t

1 V ! 1 3

V

la

1 V 3

%

e &!

Écrite autrement,

bascule est à 0. S=1, R=0 implique Q=1 et ~Q=0. Le transistor est bloqué, la Patte 7 est déconnectée : Le condensateur entame une charge via R et R de 0 à V (qu’il n’atteindra pas) selon l’équation suivante qui représente l’état transitoire : V t

V

1

τ

R

R F

%

e &!

V t

2 V 3

Une fois que V t

1

%

e &!

atteint

V

1 V 3 dans le sens

croissant, R=1 (sachant que S=0), on aura une remise à zéro de la bascule. Q=0 et ~Q=1, le transistor est saturé, la Patte 7 est mise à la masse et le condensateur se décharge via R de la tension initiale V

à la tension finale 0 selon

l’équation vue précédemment :

2 V .e 3

V t

% &

Le rapport cyclique est M RSOTU

Le cycle recommence ainsi.

NOPQ

•

nous

intéresser

au

Lorsque Q passe de 1 à condensateur se décharge selon 2 V .e 3

V t Pour atteindre V

G:

/

0H . 12H

0. 12H

>:

NOPQ

NOPQERSOTU

> H . ,. 12H > H . ,. 12H

Le rapport cyclique s’écrit enfin sous la forme:

Période et rapport cyclique Nous allons permanent.

GH

NOPQ

M

régime

0,

le

G:

G:

GH

>: >H > : H> H

Pour des résistances identiques η=2/3 II.2. Allure des signaux +, G et +R G

% &

à la date t 2 V .e 3

V t

1 V 3

% &

On trouve ainsi que : GH

•

0H . 12H

> H . ,. 12H

En bleu, Vc. En noir, Vs. Nous avons omis de représenter le régime transitoire. Pour R

Losque Q passe de 0 à 1, le condensateur entame une charge de la V

tension initiale

à la tension finale

V . Elle n’atteindra cependant que

à la date t

2 V 3

V t G:

1

0. 12 H

e

>:

%I &!

V

R

33kΩ et une alimentation 12V.

Le rapport cyclique dans ce cas est de 2/3.

II.3. Proposer un montage pour avoir des signaux carrés à la sortie M W=% Peut-on avoir un rapport cyclique inférieur ou égal à 50% avec le montage standard ?

1 V 3

Ecrivons l’expression du rapport cyclique :

> H . ,. 12 H

η

La période T

/

>:

t

t

On aura η

H> H . J. KL H

Le temps pendant lequel la sortie est à l’état 1 est appelé « Mark ». Le temps pendant lequel la sortie est à l’état 0 est appelé « Space ». la

somme

R 2R

La première solution qui vient à l’esprit est d’annuler R (court-circuit).

Rapport Cyclique η

La période est T=Mark+Space.

R R

des

deux

Z

Z

. Cependant, cette solution

n’est pas viable, car en annulant R , lorsque la sortie de la bascule est à l’état bas (décharge du condo), ~Q =1 et le transistor est saturé, la Patte 7 est connectée à la masse. Vu que R n’existe plus, l’alimentation est court-circuitée. Ce n’est pas une chose que l’on voudrait voir arriver. Donc l’élimination de R est hors de question. Dans le datasheet précédemment cité de Texas Instruments, le schéma suivant est proposé :

ouvert. Le condensateur se décharge via R et la constante de temps est τ[[ R . C. La période de ce nouveau montage : \

0[

0[[ . 12 H

>:

> H . ,. 12 H

L’expression du rapport cyclique : M Avec comme indication de choisir R11 inférieure à la moitié de R10.

>:

>:

>H

On voit que l’on peut facilement achever un rapport cyclique de 50% avec une seule diode R . Sur le papier, du moins. pour R Voici l’allure de Vc et Vs pour ce montage :

On voit que le rapport cyclique n’est pas de 50% exactement. On peut néanmoins remplacer les deux résistances par un potentiomètre et régler pour avoir la valeur exacte. Une deuxième solution consiste à utiliser une seule diode en parallèle à R comme le montre le schéma suivant :

Comme sur le graphe précédent, Vc est en bleu et Vs en noir. On voit que le rapport cyclique est de 50%. (En réalité, même dans l’environnement de simulation, il y a une erreur infime). Mark =55.74 µs ;

Space=51.37 µs

La différence = 4.37 µs Période = 107.11 µs Rapport cyclique @ 52.039 % On peut faire encore mieux.

Une troisième solution, consiste à utiliser des diodes d’aiguillage et non pour le ‘bypass’. (Exercice fait en séance de TD). Lorsque la sortie est à l’état haut (Q=1), ~Q=0, le transistor est bloqué, la Patte 7 est déconnectée, la diode est polarisée en direct et court-circuite R . Si l’on néglige la chute de tension à ses bornes, nous aurons une charge du condensateur via R et la constante de temps est τ[ R . C. Lorsque la sortie est à l’état bas, Q=0, ~Q=1, le transistor est saturé, la Patte 7 est connectée vers la masse (En négligeant la tension collecteur-émetteur à la saturation). La diode est polarisée en inverse et constitue un circuit-

Cette solution requiert deux diodes alors que la deuxième n’en nécessitait qu’une seule, cela dit, cette troisième solution est plus « symétrique » et « équilibrée ». Elle est plus élégante. Voici le schéma du montage :

Théoriquement : La diminution de la fréquence du signal d’entrée devrait diminuer le rapport cyclique ainsi que la fréquence du signal de sortie. Pratiquement : On remarque à l’oscilloscope que :

Cette fois, les résultats de la simulation sont parfaits : Mark= 56.83 µs ; Space=56.83 µs Mark=Space Période = Mark + Space = 2*Space=2*Mark Période

113.66 µs.

Fréquence @ 8798.1699806440 Hz. M

III.1.5 Pour
H

33 Q9 ,:

H. H2c

III.2.5. > H

III.2.3. Durées Mark @

33 Q9 ; > :

Valeurs Empiriques :

Space @ T

Mark η

III.2.4. > :

Mark @

Space @

Mark @ T

33 Q9 ; > H

:== Q9

Space @

T

:== Q9

Mark

Space @

Valeurs Empiriques : Mark @

η

Mark @ T

Valeurs Théoriques :

Space @

Mark

R

R . C. Ln2

292.6 ^ Ln2 '*

NOPQ @ H=H. j:kjlW mn T

Mark

η

Space @

R

R . C. Ln2

72.6. Ln2 '*

R . C. Ln2 '*

Space

220. Ln2 '*

RSOTU @ :WH. koH3pop mn Space

/ @ 3WW. 3=pHkk mn

Mark

Space

/ @ HW3. :3p3W=3= mn

292.6 ^ Ln2 '*

Space

Mark

Space

T

NOPQ @ H=H. j:kjlW mn

T

R . C. Ln2 '*

RSOTU @ W=. 3HHkjW3= mn

Mark @ T

Valeurs Théoriques :

Mark

Space

M @ j=. :H=kj:oH% Remarques :

III.2.6. > :

>H

33 Q9

Réaliser le montage

délivrant un signal carré (η

W=%

Signaux +,: et +R : Figure III.2.6

M @ Wp. =j:W% Mark @

Remarques : Théoriques vs. Empiriques

Space @

T

Mark η

Space @

Mark @ T

Comparaison & Remarques

V CC

5kΩ 5 - CTRL

III.2.7 Sans résistance