PRAKTIKUM 4 Flip-Flop-Counter PDF [PDF]

Zitiervorschau

Penulis: Sarono Widodo,ST.,M.Kom Politeknik Negeri Semarang

Praktikum 4.Flip – Flop dan Counter 23

Penerbit NEM ISBN: 978-602-5737-99-2

PRAKTIKUM 4 FLIP – FLOP DAN COUNTER

1. TUJUAN 1. Mahasiswa dapat mengenal rangkaian dasar Flip-flop 2. Mahasiswa dapat membuat flip-flop dari gerbang dasar 3. Mahasiswa dapat mengukur dan membuktikan flip-flop dari rangkaian gerbang dasar 4. Mahasiswa dapat mengenal JK FF masukan asinkron 5. Mahasiswa dapat membuat dan menguji rangkaian counter asinkron (Ripple counter) 6. Mahasiswa dapat membuat dan menguji rangkaian Modulo counter asinkron

2. DASAR TEORI a. Flip-flop gerbang NAND Flip-flop (FF) merupakan rangkaian logika yang dibangun dari gerbang dasar seperti NAND dan NOR, memiliki dua keluaran yang saling berlawanan (0 dan 1). Keluaran FF dipengaruhi oleh keadaan masukannya pada waktu itu. Notasi keluaran dari FF biasanya dituliskan Q dan Q. Terdapat dua dasar FF yang dibangun dari gerbang NAND dan gerbang NOR. NAND gate lactch atau FF yang dibangun dari gerbang NAND seperti ditunjukkan pada gambar 4.1, memiliki dua masukan yaitu SET dan CLEAR.

Gambar 4.1. FF gerbang NAND dan tabel kebenaran Dalam keadaan normal, semua masukan FF (SET dan CLEAR) berlogik 1. Ketika keluaran FF Q = 0 dan Q = 1, maka menyebabkan kedua keluaran ini akan menjadi masukan untuk kedua gerbang NAND yang mengakibatkan keluaran FF akan tetap (No change). Jadi dalam

Praktikum 4.Flip – Flop dan Counter 24

keadaan semua masukan berlogik 1, maka keluaran FF tidak berubah, Istilah ini disebut juga memori/ menyimpan. Ketika masukan SET diberikan logik 0 dan CLEAR berlogik 1, mengakibatkan keluaran Q di set menjadi logik 1. Sebaliknya ketika masukan CLEAR diberikan logik 0 dan SET diberikan logik 1, maka keluaran Q akan di clear/reset menjadi 0. Ketika semua masukan diberikan logik 0, maka keluaran FF menjadi invalid karena semua keluarannya akan 1 (lihat tabel kebenaran).

b. S-C FF S-C FF atau S-R FF adalah SET and CLEAR FF yang dikombinasikan dengan suatu rangkaian pulse steering yang dikendalikan oleh sebuah clock, seperti ditunjukkan pada gambar 4.2.

a. Rangkaian S-C Flip-Flop

c.

b. Tabel kebenaran

Diagram waktu

Gambar 4.2. S-C Flip-flop

Praktikum 4.Flip – Flop dan Counter 25

c. J-K FF Rangkaian J-K FF seperti ditunjukkan pada gambar 4.3.

a.

Rangkaian J-K Flip-flop

b. Tabel Kebenaran

c. Diagram waktu Gambar 4.3. J-K Flip-flop

d. D-latch D-latch adalah seperti halnya clocked D-Flip-flop. Memiliki rangkaian kombinasi NAND latch atau NAND flip-flop seperti ditunjukkan pada gambar 4.4.

a. Eangkaian D-latch

Gambar 4.4. D-Latch

b. Tabel kebenaran

Praktikum 4.Flip – Flop dan Counter 26

Terdapat FF yang memiliki masukan asinkron, dimana keluaran FF tidak dipengaruhi oleh clock yang diberikan tetapi oleh masukan asinkron. Seperti pada JK FF dengan masukan asinkron seperti ditunjukkan pada gambar 4.5.

*) Q merespon ketika J, K dan clock diberikan

Gambar 4.5. Clocked JK FF masukan asinkron

Kedua masukan asinkron pada J-K FF adalah masukan PR (PRESET=SET) dan CLR (CLEAR). Kedua masukan asinkron ini berpengaruh terhadap keluaran dari J-K FF. Selama kaki masukan PR dan CLR diberikan logik tinggi maka J-K FF ini berfungsi seperti layaknya J-K FF yang keluarannya dipengaruhi oleh clock yang diberikan. Fungsi dari masukan PRESET adalah membuat keluaran (Q) J-K FF dalam keadaan logik tinggi ketika PR diberikan logik rendah, dan masukan CLEAR membuat keluaran (Q) menjadi logik rendah. Tabel kebenaran memberikan gambaran keluaran dari J-K FF masukan asinkron. Penggunaan masukan asinkron PRESET dan CLEAR tidak boleh dipergunakan bersama-sama dalam waktu yang bersamaan, yang berarti bahwa ketika PRESET berlogik rendah maka CLEAR tidak diperbolehkan untuk diberikan logik yang rendah juga.

e. COUNTER J-K FF Sejumlah J-K FF dapat dibangun menjadi sebuah counter seperti ditunjukkan pada gambar 4.6. Counter yang dibangun dari empat buah J-K FF dengan clock transisi negatif merupakan counter biner 4 bit, yang akan menghitung mulai dari 0 sampai dengan 15 dan akan kembali lagi mulai dari 0 dan seterusnya. Masukan J dan K pada setiap JK FF diberikan logik 1 (+Vcc) agar keluaran FF menjadi toggle ketika ada clock. Keluaran dari FF terendah akan menjadi clock untuk FF berikutnya.

Praktikum 4.Flip – Flop dan Counter 27

+Vcc

Q0

Q1

Q2

Q3

Clock Dari Func.Gen

Gambar 4.6. Up-counter 4 bit menggunakan J-K FF clock transisi negatif

Gambar 4.7. Diagram waktu Up-counter 4 bit menggunakan J-K FF

Up counter 4 bit juga dapat dibangun dengan menggunakan JK FF dengan clock transisi positif, namun clock untuk FF berikutnya harus diambilkan dari keluaran Q, sehingga ketika Q tinggi, maka Q akan rendah yang akan berubah ketinggi ketika Q dalam keadaan rendah. Kondisi ini yang dimanfaatkan sebagai transisi clock positif untuk FF berikutnya.

f. MODULO COUNTER Ripple counter memiliki batas maksimum dari angka modulo (MOD numbers) yaitu sama dengan 2N, dimana N adalah jumlah FF yang digunakan. Misal untuk maksimal Modulo 16 dibutuhkan 4 buah FF. Counter dengan angka modulo dibawah 2N dapat dibuat dengan memanfaatkan masukan asinkron dari FF. Modulo counter ini adalah counter yang dapat diatur pada hitungan akhir tetentu sesuai dengan kebutuhan.

Praktikum 4.Flip – Flop dan Counter 28

Untuk dapat memahami counter MOD ini, berikut gambar 4.8 diberikan diagram transisi counter untuk MOD-6. 000 111

001

010

110

011

101 100

Gambar 4.8. Diagram transisi counter modulo (Mod) 6

Gambar 4.9. Counter dengan MOD-6

Pada gambar 4.9 terlihat bahwa untuk membentuk counter dengan MOD-6 maka jumlah FF yang dibutuhkan adalah jumlah maksimal hitungan 2N. Nilai maksimal yang terdekat adalah 8 sehingga jumlah N = 3 (jumlah FF). Dengan menggunakan masukan asinkron CLEAR maka ketika hitungan 5 menuju 6, masukan CLR ketiga FF akan mendapat logik rendah dari keluaran gerbang NAND ( Q2 dan Q1 kondisi logik 1). Kondisi keluaran Q2 dan Q1 (“1”,”1”) menadai sebagai nilai 6, karena berapapun nilai Q0 tidak akan berpengaruh. Dengan mereset semua FF, maka setelah hitungan ke 5, counter akan memulai lagi dari hitungan awal yaitu 0 seperti ditunjukkan pada gambar 4.10 diagram waktu counter MOD-6.

Praktikum 4.Flip – Flop dan Counter 29

Gambar 4.10. Diagram waktu counter MOD-6

3. ALAT/ BAHAN Power Supply +5 Volt

: 1 unit

Function generator

: 1 unit

Protoboard

: 1 buah

Volt meter

: 1 unit

Kabel penghubung (jumper) IC TTL 74LS00

: 1 buah

IC TTL 74LS76A

: 1 buah

Resistor 330 Ω

: 3 buah

LED

: 3 buah

4. LANGKAH PERCOBAAN a. Persiapkan peralatan praktik seperti dalam daftar peralatan dan bahan b. Atur tegangan power supply pada nilai +5 Volt dan ukurlah tegangan keluaran power supply menggunakan Volt meter c. Lakukan percobaan rangkaian FF gerbang NAND yang ditunjukkan pada gambar 4.11. Gunakan IC 74LS00 dan Resistor 330 Ω serta LED yang memiliki warna berbeda untuk menunjukkan Q dan Q. d. Berikan tegangan pada kaki masukan gerbang logika untuk logik 1 sebesar +5 V dan untuk logik 0 dengan tegangan 0 V(ground), seperti pada tabel 4.1.

Praktikum 4.Flip – Flop dan Counter 30

A

K K

K (-) A (+) K

Gambar 4.11. Percobaan rangkaian FF gerbang NAND

e. Amati keluaran pada rangkaian FF dan catat hasil pengukuran ke dalam tabel 4.1. Tabel 4.1. Pengukuran pada rangkaian FF gerbang NAND SET

CLEAR

Output

Ket

1

1

------

------

0

1

------

------

1

0

-----

------

*LED menyala= logik 1 ; LED padam= logik 0

f. Buatlah percobaan rangkaian seperti gambar 4.12. Gunakan IC 74LS76A, resistor 330

Ω, dan LED serta function generator pilih gelombang kotak sebagai clock dengan frekuensi 1 Hz,

Gambar 4.12. Percobaan J-K FF

Praktikum 4.Flip – Flop dan Counter 31

g. Amati keluaran pada rangkaian FF dan tuliskan hasil pengamatan saudara. h. Buat rangkaian counter menggunakan IC 74LS76A (J-K FF) seperti ditunjukkan pada Gambar 4.13.

Gambar 4.13. Percobaan rangkaian counter tiga bit

i. Set function generator dengan gelombang kotak pada frekuensi 1 Hz dan hubungkan pada masukan clock JK FF 0. Catat hasil dari pengamatan saudara, apakah rangkaian tersebut membuktikan counter tiga bit yang menghitung dari 1 sampai dengan 8 dan kembali ke 0? j. Buatlah percobaan seperti pada gambar 4.14, counter modulo 6.

Gambar 4.14. Counter modulo 6

Praktikum 4.Flip – Flop dan Counter 32

k. Catalah hasil dari pengamatan saudara. Apakah rangkaian tersebut membuktikan sebagai rangkaian counter modulo 6?

5. TUGAS 1. Buatlah rangkaian up-counter 4 bit menggunakan IC 74LS76A dengan clock transisi positif dan buatlah diagram waktunya. 2. Buatlah rangkaian up-counter menggunakan IC 74LS76A modulo 10.