Übungsaufgaben zur Halbleiter-Schaltungstechnik ; mit 10 Tabellen 3540370900, 9783540370901 [PDF]

Zitiervorschau

Springer-Lehrbuch

Holger Göbel · Henning Siemund

Übungsaufgaben zur HalbleiterSchaltungstechnik Mit 147 Abbildungen and 10 Tabellen

123

Professor Dr.-Ing. Holger Göbel Elektronik/Fakultät ET Helmut-Schmidt-Universität Universität der Bundeswehr Hamburg Holstenhofweg 85 22043 Hamburg [email protected] Henning Siemund Elektronik/Fakultät ET Helmut-Schmidt-Universität Universität der Bundeswehr Hamburg Holstenhofweg 85 22043 Hamburg [email protected]

Bibliografische Information der Deutschen Nationalbibliothek Die Deutsche Nationalbibliothek verzeichnet diese Publikation in der Deutschen Nationalbibliografie; detaillierte bibliografische Daten sind im Internet über http://dnb.d-nb.de abrufbar.

ISSN 0937-7433 ISBN 978-3-540-37090-1 Springer Berlin Heidelberg New York Dieses Werk ist urheberrechtlich geschützt. Die dadurch begründeten Rechte, insbesondere die der Übersetzung, des Nachdrucks, des Vortrags, der Entnahme von Abbildungen und Tabellen, der Funksendung, der Mikroverfilmung oder der Vervielfältigung auf anderen Wegen und der Speicherung in Datenverarbeitungsanlagen, bleiben, auch bei nur auszugsweiser Verwertung, vorbehalten. Eine Vervielfältigung dieses Werkes oder von Teilen dieses Werkes ist auch im Einzelfall nur in den Grenzen der gesetzlichen Bestimmungen des Urheberrechtsgesetzes der Bundesrepublik Deutschland vom 9. September 1965 in der jeweils geltenden Fassung zulässig. Sie ist grundsätzlich vergütungspflichtig. Zuwiderhandlungen unterliegen den Strafbestimmungen des Urheberrechtsgesetzes. Springer ist ein Unternehmen von Springer Science+Business Media springer.de © Springer-Verlag Berlin Heidelberg 2007 Die Wiedergabe von Gebrauchsnamen, Handelsnamen, Warenbezeichnungen usw. in diesem Werk berechtigt auch ohne besondere Kennzeichnung nicht zu der Annahme, daß solche Namen im Sinne der Warenzeichen- und Markenschutz-Gesetzgebung als frei zu betrachten wären und daher von jedermann benutzt werden dürften. Satz: Digitale Druckvorlage der Autoren Herstellung: LE-TEX Jelonek, Schmidt & Vöckler GbR, Leipzig Umschlaggestaltung: WMXDesign GmbH, Heidelberg Gedruckt auf säurefreiem Papier

SPIN: 11602330

7/3180/YL - 5 4 3 2 1 0

Vorwort

¨ Das vorliegende Buch Ubungsaufgaben zur Halbleiter-Schaltungstechnik wurde als Erg¨ anzung zu dem Lehrbuch Einf¨ uhrung in die Halbleiter-Schaltungstechnik konzipiert, welches ebenfalls im Springer-Verlag erschienen ist und mitt¨ lerweile in der zweiten Auflage vorliegt. Das Ubungsbuch kommt damit dem berechtigten Wunsch vieler Studierender entgegen, zu einem Lehrbuch auch ¨ eine Sammlung von Ubungsaufgaben zu erhalten, die der Vertiefung des Lehr¨ stoffes und der Uberpr¨ ufung des Gelernten dienen. Die Autoren haben sich ¨ dabei bewusst f¨ ur eine Trennung zwischen Lehr- und Ubungsbuch entschieden, statt die Aufgaben in das Lehrbuch zu integrieren. Der Grund daf¨ ur ist zum ¨ einen, dass nicht alle Leser eines Lehrbuches auch Ubungsaufgaben ben¨otigen ¨ und zum anderen, dass das Ubungsbuch so auch unabh¨angig vom Lehrbuch erworben und genutzt werden kann. ¨ Die enge Beziehung zwischen dem Lehr- und dem Ubungsbuch spiegelt ¨ sich dabei auch im Aufbau des Ubungsbuches wider. So wird nicht nur der gleiche Stoff – von der Halbleiterphysik u ¨ber die wichtigsten Bauelemente bis hin zu analogen und digitalen Schaltungen sowie deren Herstellung – abgedeckt, sondern es wurden auch die Kapitelbezeichnungen aus dem Lehrbuch u ¨bernommen, um dem Leser die Orientierung zu erleichtern. Die einzelnen Kapitel sind so gestaltet, dass sie jeweils mit einer Zusammenstellung der wichtigsten Formeln beginnen, so dass die Aufgaben auch ohne das Lehrbuch gel¨ ost werden k¨onnen. Es folgen dann die einzelnen Aufgaben mit ausf¨ uhrli¨ chen L¨ osungen, wobei die Aufgabenstellungen im Sinne der Ubersichtlichkeit grau hinterlegt sind. Bei den L¨ osungen wird an geeigneten Stellen auf das Lehrbuch verwiesen, wenn dort weiterf¨ uhrende Erkl¨arungen oder Herleitun¨ gen zu finden sind. Dazu ist an den entsprechenden Stellen im Ubungsbuch ein Icon (siehe rechte Randspalte) angebracht, welches auf den entsprechenden Abschnitt im Lehrbuch (hier z.B. Abschn. 1.2.3) verweist. Ebenfalls verwen¨ det das Ubungsbuch die bereits aus dem Lehrbuch bekannten Icons f¨ ur Verweise auf Simulationsdateien f¨ ur das Schaltungssimulationsprogramm PSpice sowie auf Applets des Lehr- und Lernprogrammes S.m.i.L.E. Beide Programme sind Bestandteil der beiliegenden CD-ROM. Auf ein Literaturverzeichnis

1.2.3

VI

Vorwort

¨ wurde bei dem vorliegenden Ubungsbuch bewusst verzichtet, da alle n¨otigen Herleitungen in dem Lehrbuch zu finden sind und dort auch weiterf¨ uhrende Literatur zu den einzelnen Kapiteln angegeben ist. Bedanken m¨ochten sich die Autoren an dieser Stelle bei allen, die zum Entstehen dieses Werkes beigetragen haben. Dies gilt vor allem f¨ ur den SpringerVerlag sowie die Firma LE-TeX f¨ ur die Unterst¨ utzung, die gute Zusammenarbeit und die Geduld bis zur Fertigstellung des Manuskripts.

Hamburg, im Sommer 2007

H. G¨ obel, H. Siemund

Inhaltsverzeichnis

Liste der verwendeten Symbole . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . XI 1

Grundlagen der Halbleiterphysik . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1.2 Verst¨ andnisfragen zur Halbleiterphysik . . . . . . . . . . . . . . . . . . . . . 3 1.3 Dotierter Halbleiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 1.4 Ferminiveau und freie Ladungstr¨ ager . . . . . . . . . . . . . . . . . . . . . . . 9 1.5 St¨ orung des thermodynamischen Gleichgewichts . . . . . . . . . . . . . 12

2

Diode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2 Verst¨ andnisfragen zur Diode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ¨ 2.3 pn-Ubergang ............................................ 2.4 Diodenschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.5 Schaltverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

17 17 18 22 29 34

3

Bipolartransistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2 Verst¨ andnisfragen zum Bipolartransistor . . . . . . . . . . . . . . . . . . . . 3.3 npn-Transistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.4 Transistorschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.5 Schaltverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

39 39 41 47 53 55

4

Feldeffekttransistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.2 Verst¨ andnisfragen zum Feldeffekttransistor . . . . . . . . . . . . . . . . . . 4.3 n-Kanal MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.4 MOS-Inverter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.5 CMOS-Inverter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.6 Schaltungen mit MOS-Feldeffekttransistoren . . . . . . . . . . . . . . . .

61 61 62 68 72 77 80

VIII

Inhaltsverzeichnis

5

Der 5.1 5.2 5.3 5.4

Transistor als Verst¨ arker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 Verst¨ arker mit n-Kanal MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . 85 Arbeitspunkteinstellung mit 4-Widerstandsnetzwerk . . . . . . . . . 94 Stromspiegel mit npn-Bipolartransistoren . . . . . . . . . . . . . . . . . . . 97 Verst¨ arker mit npn-Bipolartransistor . . . . . . . . . . . . . . . . . . . . . . . 102

6

Transistorgrundschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 6.1 Einstufiger Verst¨ arker mit MOSFET . . . . . . . . . . . . . . . . . . . . . . . 107 6.2 Zweistufiger Verst¨ arker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 6.3 Gateschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120 6.4 Push-Pull Ausgangsstufe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

7

Operationsverst¨ arker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133 ¨ 7.1 Ubertragungsverhalten im Frequenzbereich . . . . . . . . . . . . . . . . . 133 ¨ 7.2 Ubertragungsverhalten im Zeitbereich . . . . . . . . . . . . . . . . . . . . . . 134 7.3 Stromquelle, Großsignalverhalten . . . . . . . . . . . . . . . . . . . . . . . . . 136 7.4 Stromquelle, Kleinsignalverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . 138 7.5 Analogrechenschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139 7.6 Messverst¨ arker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142 7.7 Nichtlineare Verst¨ arkerschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . 145 7.8 Schmitt-Trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

8

Frequenzverhalten analoger Schaltungen . . . . . . . . . . . . . . . . . . . 151 8.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 ¨ 8.2 Komplexe Ubertragungsfunktion . . . . . . . . . . . . . . . . . . . . . . . . . . 153 ¨ 8.3 Ubertragungsverhalten einer Verst¨ arkerschaltung . . . . . . . . . . . . 157 8.4 Sourceschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 8.5 Gateschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166

9

R¨ uckkopplung in Verst¨ arkern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173 9.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173 9.2 Serien-Parallel-R¨ uckkopplung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 9.3 Spannungsverst¨ arker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175 9.4 Transimpedanzverst¨ arker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182 9.5 Stabilit¨ at . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189 9.6 Wien-Br¨ ucken-Oszillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191 9.7 Ring-Oszillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

10 Logikschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199 10.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199 10.2 Entwurf von CMOS-Gattern (I) . . . . . . . . . . . . . . . . . . . . . . . . . . . 200 10.3 Entwurf von CMOS-Gattern (II) . . . . . . . . . . . . . . . . . . . . . . . . . . 204 10.4 C2 MOS-Technologie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209 10.5 Treiberschaltung f¨ ur große kapazitive Lasten . . . . . . . . . . . . . . . . 210

Inhaltsverzeichnis

IX

11 Herstellung integrierter Schaltungen in CMOS-Technik . . . . 217 11.1 Layout-Analyse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217 11.2 Layout-Synthese . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219 12 Anhang . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223 12.1 Normreihen f¨ ur Bauteilnennwerte . . . . . . . . . . . . . . . . . . . . . . . . . . 223

Liste der verwendeten Symbole

Formelzeichen Name

Bedeutung

Einheit

a, A a∗ A Au Au BN BI C CL Cox C CBE CBC Cd Cj Cj0 dox Dn Dp E Emax gD gm gπ g0 G

¨ Ubertragungsfunktion ¨ Ubertragungsfunktion der erweiterten Schaltung Fl¨ ache Spannungsverst¨ arkung Spannungsverst¨ arkung der vereinfachten Schaltung Stromverst¨ arkung im Normalbetrieb Stromverst¨ arkung im Inversbetrieb Kapazit¨ at Lastkapazit¨ at Oxidkapazit¨ at Kapazit¨ at pro Fl¨ ache Basis-Emitterkapazit¨ at Basis-Kollektorkapazit¨ at Diffusionskapazit¨ at Sperrschichtkapazit¨ at Sperrschichtkapazit¨ at bei Upn = 0 V Sperrspannung Oxiddicke Diffusionskoeffizient der Elektronen Diffusionskoeffizient der L¨ ocher Elektrische Feldst¨ arke Maximalwert der elektrischen Feldst¨arke Diodenleitwert Steilheit Transistoreingangsleitwert Transistorausgangsleitwert Generationsrate

m2 1 1 1 1 F F F Fm−2 F F F F F m m2 s−1 m2 s−1 Vm−1 Vm−1 AV−1 AV−1 AV−1 AV−1 m−3 s−1

XII

G i i I IB IC IDS IE IG IS IS IT j j jDif f jDrif t jges jn jp k kn kp l l Ln Lp M n n nB ni nn np n0 n N (W ) NA NC ND NV p p p pn

Liste der verwendeten Symbole

Gleichtaktunterdr¨ uckung 1 Impuls kgms−1 Kleinsignalstrom A Strom, allgemein A Basisstrom A Kollektorstrom A Drain-Source-Strom A Emitterstrom A Gatestrom A Sperrstrom der Diode A Transfers¨ attigungsstrom des Bipolartransistors A Transferstrom des Bipolartransistors A Stromdichte Am−2 imagin¨ are Einheit Diffusionsstromdichte Am−2 Driftstromdichte Am−2 Gesamtstromdichte Am−2 Elektronenstromdichte Am−2 L¨ ocherstromdichte Am−2 R¨ uckkopplungsfaktor Verst¨arkungsfaktor des Prozesses (n-MOS) A V−2 Verst¨arkungsfaktor des Prozesses (p-MOS) A V−2 L¨ ange, allgemein m Kanall¨ ange des Feldeffekttransistors m Diffusionsl¨ ange der Elektronen m Diffusionsl¨ ange der L¨ ocher m Kapazit¨ atskoeffizient 1 Elektronendichte m−3 ¨ Nullstelle der Ubertragungsfunktion rad s−1 Elektronendichteverteilung in der Basis m−3 Intrinsicdichte m−3 Elektronendichte im n-Gebiet m−3 Elektronendichte im p-Gebiet m−3 Elektronendichte im thermodynamischen Gleichgewicht m−3 ¨ Uberschusselektronendichte m−3 Zustandsdichte m−3 Akzeptordichte m−3 ¨ Aquivalente Zustandsdichte an der Leitungsbandkante m−3 Donatordichte m−3 ¨ Aquivalente Zustandsdichte an der Valenzbandkante m−3 L¨ ocherdichte m−3 ¨ Polstelle der Ubertragungsfunktion rad s−1 ¨ Uberschussl¨ ocherdichte m−3 L¨ ocherdichte im n-Gebiet m−3

Liste der verwendeten Symbole

pp p0 Q Qd Qj rπ r0 R R Ra Ra Raus Raus ∗ Raus Re R e Rein Rein ∗ Rein Rk tf tr tS T u U Ua UAN Ue Ubr UB UB+ UB− UBC UBE UCESat UCE UDS UDS,sat UGS UK Uox Upn USB

L¨ ocherdichte im p-Gebiet L¨ ocherdichte im thermodynamischen Gleichgewicht Ladung, allgemein Diffusionsladung Sperrschichtladung Transistoreingangswiderstand Transistorausgangswiderstand Rekombinationsrate Widerstand, allgemein Lastwiderstand effektiver Lastwiderstand Ausgangswiderstand Ausgangswiderstand der vereinfachten Schaltung Ausgangswiderstand der erweiterten Schaltung Quellwiderstand effektiver Quellwiderstand Eingangswiderstand Eingangswiderstand der vereinfachten Schaltung Eingangswiderstand der erweiterten Schaltung R¨ uckkopplungswiderstand Abfallzeit Anstiegszeit Speicherzeit Temperatur Kleinsignalspannung Spannung, allgemein Ausgangsspannung Early-Spannung Eingangsspannung Durchbruchspannung Versorgungsspannung Positive Versorgungsspannung Negative Versorgungsspannung Basis-Kollektor-Spannung Basis-Emitter-Spannung Kollektor-Emitter-S¨ attigungsspannung Kollektor-Emitter-Spannung Drain-Source-Spannung Drain-Source-S¨ attigungsspannung Gate-Source-Spannung Kanalpotenzial Spannung u ¨ber dem Gateoxid ¨ Spannung u ¨ber dem pn-Ubergang Source-Bulk-Spannung

XIII

m−3 m−3 As As As VA−1 VA−1 m−3 s−1 VA−1 VA−1 VA−1 VA−1 VA−1 VA−1 VA−1 VA−1 VA−1 VA−1 VA−1 VA−1 s s s K V V V V V V V V V V V V V V V V V V V V

XIV

UT h vn vp w wE W wn wp WA WD WC WD WF Wg Wi Wkin,n WV xB xn xp βn βp βN εr μn μp ϕ ϕR Φi ΦK ρ σ σn τn τN τI τp τT ω ωβ ωH ωL ωT

Liste der verwendeten Symbole

Einsatzspannung Driftgeschwindigkeit der Elektronen Driftgeschwindigkeit der L¨ ocher Weite, allgemein Emitterweite Energie, allgemein L¨ ange des neutralen n-Gebietes L¨ ange des neutralen p-Gebietes Akzeptorniveau Donatorniveau Energieniveau der Leitungsbandkante Donatorniveau Ferminiveau Bandabstand Intrinsicniveau Kinetische Energie der Elektronen Energieniveau der Valenzbandkante Basisweite Ausdehnung der Raumladungszone im n-Gebiet Ausdehnung der Raumladungszone im p-Gebiet Verst¨arkungsfaktor des n-Kanal MOSFET Verst¨arkungsfaktor des p-Kanal MOSFET Kleinsignalstromverst¨ arkung des Bipolartransistors Relative Dielektrizit¨ atszahl Beweglichkeit der Elektronen Beweglichkeit der L¨ ocher Phase Phasenrand Diffusionspotenzial Kontaktpotenzial Ladungsdichte Elektrische Leitf¨ ahigkeit Fl¨ achenladungsdichte Lebensdauer der Elektronen Transitzeit im Normalbetrieb Transitzeit im Inversbetrieb Lebensdauer der L¨ ocher Transitzeit Kreisfrequenz, allgemein Beta-Grenzfrequenz obere Grenzfrequenz untere Grenzfrequenz Transitfrequenz

V m s−1 m s−1 m m eV m m eV eV eV eV eV eV eV eV eV m m m AV−2 AV−2 1 1 m2 V−1 s−1 m2 V−1 s−1 ◦ ◦

V V As m−3 AV−1 m−1 As m−2 s s s s s rad s−1 rad s−1 rad s−1 rad s−1 rad s−1

Liste der verwendeten Symbole

XV

Sonstige Symbole Name

Bedeutung

// · +

Parallelschaltung logische UND-Verkn¨ upfung logische ODER-Verkn¨ upfung

Physikalische Konstanten Name

Bedeutung

Wert

q k UT = kT /q ε0

Elementarladung Boltzmann-Konstante Temperaturspannung Dielektrizit¨ atszahl des Vakuums

1, 6 × 10−19 As 1, 38 × 10−23 J K−1 26 mV (bei T = 300 K) 8, 854 × 10−12 AsV−1 m−1

Umrechnungsfaktoren 1 eV

= 1, 6 × 10−19 J

Materialeigenschaften von Silizium Name

Bedeutung

Wert bei T = 300 K

WG εr εox ni NC NV μn μp

Bandabstand relative Dielektrizit¨ atszahl von Si relative Dielektrizit¨ atszahl von SiO2 Intrinsicdichte ¨ Aquivalente Zustandsdichte ¨ Aquivalente Zustandsdichte Beweglichkeit der Elektronen Beweglichkeit der L¨ ocher

1,1 eV 11, 9 3, 9 1, 5 × 1016 m−3 2, 8 × 1025 m−3 1, 04 × 1025 m−3 0, 135 m2 V−1 s−1 0, 048 m2 V−1 s−1

1 Grundlagen der Halbleiterphysik

1.1 Formelsammlung Elektronendichte

  1 n0 = NC exp − (WC − WF ) kT   1 = ni exp (WF − Wi ) kT

(1.1) (1.2)

L¨ ocherdichte   1 p0 = NV exp − (WF − WV ) kT   1 = ni exp (Wi − WF ) kT

(1.3) (1.4)

Massenwirkungsgesetz n0 p0 = n2i

(1.5)

Ladungstr¨ agerdichten in einem n-Halbleiter (Donatordichte ND ) n0 = ND

(1.6)

n2i ND

(1.7)

p0 =

Ladungstr¨ agerdichten in einem p-Halbleiter (Akzeptordichte NA ) p 0 = NA

(1.8)

n2i NA

(1.9)

n0 =

2

1 Halbleiterphysik

Fermiverteilung F (W ) =

1   1 1 + exp (W − WF ) kT

(1.10)

Diffusionskoeffizient (Einstein-Beziehung) Dn = Diffusionsl¨ ange Ln =

kT μn q



Dn τn

bzw.

Dp =

bzw.

Lp =

Elektronenstromdichte

kT μp q 

Dp τp

(1.11)

(1.12)

jn = qμn nE + qDn

dn dx

(1.13)

jp = qμp pE − qDp

dp dx

(1.14)

L¨ ocherstromdichte

Gesamtstromdichte j = jn + jp

(1.15)

Kontinuit¨ atsgleichungen 1 ∂jn ∂n =+ +G−R ∂t q ∂x ∂p 1 ∂jp =− +G−R ∂t q ∂x

(1.16) (1.17)

Leitf¨ ahigkeit σ = q [μn n + μp p]

(1.18)

¨ Uberschussladungstr¨ agerdichte n = n − n0

bzw.

p = p − p0

(1.19)

Ausgleichsvorg¨ ange bei St¨ orung des thermodyn. Gleichgewichts ¨ n-Halbleiter: Zeitliches Abklingen der Uberschussminorit¨ atstr¨agerdichte   t pn (t) = pn (0) exp − (1.20) τp ¨ n-Halbleiter: R¨ aumliches Abklingen der Uberschussminorit¨ atstr¨agerdichte   x f¨ ur w  Lp (lange Abmessungen) (1.21) pn (x) = pn (0) exp − Lp

x pn (x) = pn (0) 1 − f¨ ur w  Lp (kurze Abmessungen) (1.22) w

1.2 Verst¨ andnisfragen zur Halbleiterphysik

3

¨ p-Halbleiter: Zeitliches Abklingen der Uberschussminorit¨ atstr¨agerdichte   t (1.23) np (t) = np (0) exp − τn ¨ p-Halbleiter: R¨ aumliches Abklingen der Uberschussminorit¨ atstr¨agerdichte   x np (x) = np (0) exp − f¨ ur w  Ln (lange Abmessungen) (1.24) Ln x

np (x) = np (0) 1 − f¨ ur w  Ln (kurze Abmessungen) (1.25) w

1.2 Verst¨ andnisfragen zur Halbleiterphysik Aufgabenstellung a. Was versteht man unter Eigenleitung und welche qualitative Aussage l¨ asst sich zur H¨ ohe der Leitf¨ ahigkeit machen, die aus der Eigenleitung resultiert? b. Wodurch ist das thermodynamische Gleichgewicht charakterisiert? c. Welcher Zusammenhang besteht zwischen dem Bandabstand eines Materials und dessen Leitf¨ ahigkeit? d. Wovon h¨ angen die Elektronen- und die L¨ocherdichte bei einem reinen (undotierten) Halbleiter ab? e. Ein Siliziumhalbleiter werde mit 1017 dreiwertigen Fremdatomen pro Kubikzentimeter dotiert. Handelt es sich um einen n- oder um einen p-Halbleiter? Wie groß ist die Majorit¨ atstr¨agerdichte, die sich bei Raumtemperatur einstellt? Wie kann die Minorit¨atstr¨agerdichte berechnet werden? f. In einem n-dotierten Halbleiter gibt es sehr viele negativ geladene freie Elektronen, aber nur sehr wenige positiv geladene L¨ocher. Warum ist der Halbleiter dennoch nach außen hin elektrisch neutral? g. Aus welchen Anteilen setzen sich jeweils Elektronen- und L¨ocherstrom zusammen und welche physikalische Ursache haben diese Anteile? h. Welche Zusammenh¨ ange werden durch die Kontinuit¨atsgleichung beschrieben?

4

1 Halbleiterphysik

i. Zwischen den beiden Enden einer Halbleiterprobe werde eine Spannung ungleich null angelegt. Wie ¨ außert sich dies in dem B¨anderdiagramm des Halbleiters? j. Was ist der Unterschied zwischen starker und schwacher Injektion? k. Gegeben sei ein Halbleiter, bei dem das bestehende thermodynamische Gleichgewicht durch Lichteinstrahlung gest¨ort wird. Welchen Einfluss hat dies auf die Elektronen- und die L¨ ocherdichte? l. Am Rand (x = 0) der in Abb. 1.1 gezeigten Halbleiterprobe werden gleichzeitig Elektronen und L¨ ocher injiziert. Es liege schwache Injektion vor. Wie verhalten sich die Ladungstr¨ agerdichten entlang der x-Achse im station¨ aren Fall? Eine qualitative Aussage ist ausreichend.

Halbleiter

x=0

x

Abb. 1.1. Lokale Injektion von Ladungstr¨ agern

L¨ osung zu: a. Eigenleitung

1.1.2

Eigenleitung ist die elektrische Leitf¨ ahigkeit eines undotierten Halbleiters. Ursache daf¨ ur ist das Aufbrechen von Bindungen im Kristallgitter durch thermische Energie, was zur Generation von freien Elektronen und L¨ochern f¨ uhrt, die zum Ladungstransport beitragen k¨ onnen. Die Dichte der so generierten Ladungstr¨ ager bezeichnet man als Eigenleitungstr¨agerdichte. Bei Raumtemperatur ist die Dichte der freien Ladungstr¨ ager und somit auch die Leitf¨ahigkeit relativ gering, sie steigt jedoch mit zunehmender Temperatur stark an. S.m.i.L.E: 1.1 Undotierter Halbleiter

L¨ osung zu: b. Thermodynamisches Gleichgewicht

1.1.3

In einem Halbleiterkristall f¨ uhrt das thermisch bedingte Aufbrechen von Bindungen zur Generation von Elektron-Loch-Paaren. Diesem Prozess steht ein Rekombinationsprozess gegen¨ uber, der zum Verschwinden von Ladungstr¨ agern f¨ uhrt. Im thermodynamischen Gleichgewicht ist die temperaturabh¨angige Generationsrate gleich der von der Anzahl der Ladungstr¨ager abh¨angigen Rekombinationsrate.

1.2 Verst¨ andnisfragen zur Halbleiterphysik

5

L¨ osung zu: c. Bandabstand und Leitf¨ ahigkeit Der Bandabstand entspricht der zum Aufbrechen einer Bindung, d.h. der zum Generieren eines Elektron-Loch-Paares n¨ otigen Energie. Je kleiner der Bandabstand, desto geringer ist diese Energie und desto leichter k¨onnen Elektronen vom Valenzband in das Leitungsband gelangen, wo sie zum Ladungstransport beitragen k¨ onnen. Materialien mit kleinem Bandabstand haben daher - unter sonst gleichen Bedingungen - eine h¨ ohere Leitf¨ahigkeit als solche mit großem Bandabstand. Anhand des Bandabstandes kann man daher zwischen Leitern, Halbleitern und Isolatoren unterscheiden.

1.1.3

L¨ osung zu: d. Undotierter Halbleiter Bei einem undotierten Halbleiter entstehen freie Ladungstr¨ager durch das thermisch bedingte Aufbrechen von Bindungen (vgl. Teilaufgabe a.). Im thermodynamischen Gleichgewicht sind bei einem undotierten Halbleiter Elektroocherdichte p0 jeweils gleich der Eigenleitungstr¨agerdichte nendichte n0 und L¨ angig und hat bei Raumtemperatur einen ni . Diese ist stark temperaturabh¨ Wert von etwa 1, 5 × 1010 cm−3 (Silizium).

1.1.3

L¨ osung zu: e. Dotierter Halbleiter Da der Dotierstoff dreiwertig ist, liegt p-Dotierung vor. Bei Raumtemperatur sind nahezu alle Dotieratome ionisiert, so dass die Majorit¨atstr¨agerdichte, d.h. in diesem Fall die L¨ ocherdichte, etwa der Dichte der Dotieratome entspricht, atstr¨agerdichte, d.h. die Elektronenalso p0 = NA = 1017 cm−3 . Die Minorit¨ dichte l¨ asst sich aus dem Massenwirkungsgesetz (1.5) bestimmen. Es ergibt sich n0 = n2i /NA = 2, 25 × 103 cm−3 .

1.1.4

L¨ osung zu: f. Elektrisches Verhalten von dotierten Halbleitern Der n-dotierte Halbleiter ist nach außen hin neutral, da jedem freien Elektron ein positiv geladenes, ortsfestes Dotierstoff-Ion gegen¨ ubersteht. 1.1.4 S.m.i.L.E: 1.1 n-dotierter Halbleiter

L¨ osung zu: g. Elektronen- und L¨ ocherstrom Elektronen- und L¨ ocherstrom setzen sich gem¨aß (1.13) bzw. (1.14) jeweils aus einem Drift- und einem Diffusionsanteil zusammen. Der Driftstrom wird durch die Wirkung eines elektrischen Feldes auf die freien Ladungstr¨ager im Halbleiter verursacht. Der resultierende Strom ist daher proportional zu dem elektrischen Feld und der Ladungstr¨ agerdichte. Der Diffusionsstrom wird durch Konzentrationsunterschiede der Ladungstr¨ agerdichte verursacht. Er ist daher

1.3.2 1.3.3

6

1 Halbleiterphysik

proportional dem Gradienten der Ladungstr¨ agerdichte, aber unabh¨angig von dem elektrischen Feld. S.m.i.L.E: 1.3 Drift u. 1.3 Diffusion

L¨ osung zu: h. Kontinuit¨ atsgleichung

1.4.2

¨ Eine Anderung der Ladungstr¨ agerdichte an einem Ort im Halbleiter kann entweder durch den Zu- bzw. Abfluss von Ladungstr¨agern, also elektrischen Strom, oder durch das Entstehen bzw. Verschwinden von Ladungstr¨agern durch Generation bzw. Rekombination verursacht werden. Dieser Zusammenhang wird durch die Kontinuit¨ atsgleichung (1.16) bzw. (1.17) beschrieben. L¨ osung zu: i. B¨ anderdiagramm bei angelegter Spannung

1.3.4

Legt man eine Spannung ungleich null an den Halbleiter, kommt es zu einer Absenkung der Energieb¨ ander an der Stelle h¨oheren Potenzials gegen¨ uber der Stelle niedrigeren Potenzials, d.h. die Energieb¨ander verlaufen nicht mehr horizontal. S.m.i.L.E: 1.3 Ladungstransport

L¨ osung zu: j. Starke und schwache Injektion

1.4.1

Durch die Injektion von Minorit¨ atsladungstr¨agern in einen Halbleiter ¨andert sich neben der Minorit¨ atstr¨ agerdichte aus Neutralit¨atsgr¨ unden auch die Ma¨ jorit¨ atstr¨ agerdichte. Bei schwacher Injektion ist die Anderung der Majorit¨ atstr¨ agerdichte gegen¨ uber ihrem urspr¨ unglichen Wert vernachl¨assigbar, bei starker Injektion hingegen nicht. L¨ osung zu: k. St¨ orung des thermodynamischen Gleichgewichts (I)

1.4.3

Die Lichteinstrahlung f¨ uhrt zu einer Erh¨ ohung der Generationsrate G, was zu einer Zunahme der Elektronen- und der L¨ ocherdichte f¨ uhrt. Mit wachsender Ladungstr¨ agerzahl erh¨ oht sich jedoch auch die Rekombinationsrate R, was dem Anstieg der Ladungstr¨ agerzahl entgegenwirkt. Die Ladungstr¨agerdichte steigt also so lange an, bis die Rekombinationsrate gleich der Generationsrate ist und sich somit ein neuer Gleichgewichtszustand mit erh¨ohten Ladungstr¨ agerdichten einstellt. Die den Ausgleichsvorgang beschreibende Zeitkonstante ist die Minorit¨ atstr¨ agerlebensdauer. S.m.i.L.E: 1.4 Tempor¨are St¨ orung des TGG

1.3 Dotierter Halbleiter

7

L¨ osung zu: l. St¨ orung des thermodynamischen Gleichgewichts (II) Bedingt durch die Injektion liegen die Ladungstr¨agerdichten am Rand des Halbleiters oberhalb der Werte im thermodynamischen Gleichgewicht. Dies f¨ uhrt zu einer Diffusion von Ladungstr¨ agern in den Halbleiter. Gleichzeitig steigt wegen der erh¨ ohten Ladungstr¨ agerdichten die Rekombinationsrate, was dazu f¨ uhrt, dass die Ladungstr¨ ager auf ihrem Weg durch den Halbleiter verst¨ arkt rekombinieren. Die Dichte der Ladungstr¨ager nimmt daher mit zunehmendem Abstand vom Rand des Halbleiters ab, wobei die Abnahme durch eine Exponentialfunktion beschrieben wird.

1.4.4

S.m.i.L.E: 1.4 Lokale St¨ orung des TGG

1.3 Dotierter Halbleiter Aufgabenstellung Gegeben sei ein Siliziumhalbleiter, der zun¨ achst mit 5 × 1015 Boratomen pro Kubikzentimeter und anschließend mit 5 × 1017 Phosphoratomen pro Kubikzentimeter dotiert wurde. Der Halbleiter befinde sich im thermodynamischen Gleichgewicht bei Raumtemperatur. a. Berechnen Sie die Elektronen- und die L¨ ocherdichte im Halbleiter. b. Zeichnen Sie das B¨ anderdiagramm des Halbleiters. c. Wie groß ist die Leitf¨ ahigkeit der Halbleiterprobe? Vergleichen Sie diesen Wert mit der Leitf¨ ahigkeit eines entsprechenden undotierten Halbleiters.

L¨ osung zu: a. Elektronen- und L¨ ocherdichte Wird ein Halbleiter sowohl mit Donatoren als auch mit Akzeptoren dotiert, so wird das Verhalten des Halbleiters (n- oder p-Typ) allein durch die Dotieratome mit der h¨ oheren Konzentration bestimmt, in diesem Fall also dem Phosphor. Phosphor ist f¨ unfwertig, es handelt sich demnach um einen Donator und der Halbleiter wird entsprechend n-leitend. Da bei Raumtemperatur nahezu alle Donatoratome ionisiert sind, stellt sich im Halbleiter eine Elektronendichte gem¨ aß (1.6) ein und wir erhalten n0 = ND = 5 × 1017 cm−3 .

(1.26)

1.1.4

8

1 Halbleiterphysik

Zur Berechnung der L¨ ocherdichte k¨ onnen wir das Massenwirkungsgesetz (1.5) verwenden, da sich der Halbleiter im thermodynamischen Gleichgewicht befindet. F¨ ur die L¨ ocherdichte gilt demnach n2i (1, 5 × 1010 cm−3 )2 = n0 5 × 1017 cm−3 2 = 4, 5 × 10 cm−3 .

p0 =

(1.27)

L¨ osung zu: b. B¨ anderdiagramm

1.2.1

Im B¨ anderdiagramm ist der Abstand zwischen Valenzbandkante WV und Leiur tungsbandkante WC durch den Bandabstand vorgegeben (Wg = 1, 1 eV f¨ Silizium). Das Intrinsicniveau Wi liegt definitionsgem¨aß in der Mitte zwischen den Bandkanten. Zur Berechnung der Lage des Ferminiveaus WF wird die Beziehung (1.2) nach (WF − Wi ) umgestellt. Dies f¨ uhrt auf n0 5 × 1017 cm−3 = 0, 026 eV ln ni 1, 5 × 1010 cm−3 = 0, 45 eV ,

WF − Wi = kT ln

(1.28)

womit sich das in Abb. 1.2 dargestellte B¨ anderdiagramm skizzieren l¨asst. Typisch f¨ ur einen n-Typ Halbleiter ist die Lage des Ferminiveaus in der N¨ahe der Leitungsbandkante WC , wobei das Ferminiveau mit zunehmender Dotierung immer weiter an die Leitungsbandkante r¨ uckt. W

WC WF Wi

0,45eV

1,1eV

WV

Abb. 1.2. B¨ anderdiagramm des n-Halbleiters. Das Ferminiveau WF liegt oberhalb ahe der Leitungsbandkante WC des Intrinsicniveaus Wi in der N¨

An dieser Stelle sei angemerkt, dass man zur Bestimmung der Lage des Ferminiveaus auch Gleichung (1.1) nach (WC − WF ) oder Gleichung (1.3) atte aufl¨ osen k¨ onnen. nach (WF − WV ) h¨

1.4 Ferminiveau und freie Ladungstr¨ ager

9

L¨ osung zu: c. Leitf¨ ahigkeit Die Leitf¨ ahigkeit des Halbleiters berechnet sich gem¨aß (1.18), wobei im thermodynamischen Gleichgewicht f¨ ur die Ladungstr¨agerdichten n = n0 und p = p0 gilt. Da beim vorliegenden n-Halbleiter die Elektronendichte sehr viel gr¨ oßer ist als die L¨ ocherdichte, gilt hier μn n0  μp p0 . Der Einfluss der L¨ocher auf die Leitf¨ ahigkeit ist somit vernachl¨ assigbar und wir erhalten in guter N¨aherung (1.29) σ = qμn n0 . ur die Leitf¨ahigkeit Mit n0 = ND aus Teilaufgabe a. folgt schließlich f¨ σ = 1, 6 × 10−19 As × 0, 135 m2 V−1 s−1 × 5 × 1023 m−3 = 1, 08 × 104 Sm−1 .

(1.30)

Bei dem undotierten Halbleiter sind die Ladungstr¨agerdichten gleich der Eigenleitungsdichte und wir erhalten mit (1.18) und n0 = p0 = ni die deutlich geringere Leitf¨ ahigkeit σ = q [μn + μp ] ni = 1, 6 × 10−19 As × 0, 183 m2 V−1 s−1 × 1, 5 × 1016 m−3 = 4, 39 × 10−4 Sm−1 .

(1.31)

1.4 Ferminiveau und freie Ladungstr¨ ager Aufgabenstellung Gegeben sei ein Siliziumhalbleiter, bei dem das Ferminiveau 0, 1 eV oberhalb der Valenzbandkante liegt. Der Halbleiter befinde sich im thermodynamischen Gleichgewicht bei Raumtemperatur (T = 300 K). a. Skizzieren Sie das B¨ anderdiagramm des Halbleiters. b. Berechnen Sie die Wahrscheinlichkeit, dass die Leitungs- bzw. die Valenzbandkante mit Elektronen besetzt ist. c. Vergleichen Sie die unter b. ermittelten Werte mit den entsprechenden Wahrscheinlichkeiten bei einem undotierten Halbleiter. d. Wie groß ist die Elektronen- und die L¨ocherdichte in dem dotierten Halbleiter, die sich im thermodynamischen Gleichgewicht einstellt? e. Welche Art der Dotierung liegt vor? Nennen Sie mindestens zwei chemische Elemente, die daf¨ ur als Dotierstoffe in Frage kommen.

1.3.2

10

1 Halbleiterphysik

L¨ osung zu: a. B¨ anderdiagramm Zum Skizzieren des B¨ anderdiagramms ben¨ otigen wir neben dem Abstand zwischen Leitungsbandkante WC und Valenzbandkante WV die relative Lage des Ferminiveaus WF . Der erste Wert ist durch den Bandabstand von Silizium (Wg = 1, 1 eV) vorgegeben; die Lage des Ferminiveaus WF ergibt sich direkt aus der Aufgabenstellung, was auf das in Abb. 1.3 gezeigte B¨anderdiagramm f¨ uhrt. Dort ist zus¨ atzlich das Intrinsicniveau Wi eingezeichnet, welches in der Mitte zwischen den Bandkanten liegt. Der Abstand zwischen Leitungsbandkante und Ferminiveau betr¨ agt WC − WF = 1, 0 eV. W

WC

Wi WF WV

1,0eV

1,1eV

0,1eV

Abb. 1.3. B¨ anderdiagramm des dotierten Siliziumhalbleiters. Das Ferminiveau WF liegt 0, 1 eV oberhalb der Valenzbandkante WV

L¨ osung zu: b. Besetzungswahrscheinlichkeit

1.2.1

Die Wahrscheinlichkeit, dass ein Energiezustand W mit Elektronen besetzt ist, kann mit Hilfe der Fermiverteilung (1.10) berechnet werden. F¨ ur die Leitungsbandkante WC ergibt sich daher mit kT = 0, 026 eV F (WC ) =

1 1 = 

1 1, 0 eV 1 + exp (WC − WF ) kT 1 + exp 0, 026 eV

= 1, 98 × 10−17 .

(1.32)

Analog ergibt sich f¨ ur den Wert an der Valenzbandkante WV F (WV ) =

1 1 = 

1 −0, 1 eV 1 + exp (WV − WF ) kT 1 + exp 0, 026 eV

= 0, 979 .

(1.33)

1.4 Ferminiveau und freie Ladungstr¨ ager

11

L¨ osung zu: c. Vergleich mit undotiertem Halbleiter Bei einem undotierten Halbleiter liegt das Ferminiveau WF in der Mitte der Bandkanten, also bei dem Intrinsicniveau Wi . Damit ergibt sich WC − WF = WF − WV = Wg /2 = 0, 55 eV. Einsetzen dieser Werte in (1.10) liefert F (WC ) =

1 1 = 

1 0, 55 eV 1 + exp (WC − WF ) kT 1 + exp 0, 026 eV

= 6, 5 × 10−10

(1.34)

und F (WV ) =

1 1 = 

. 1 −0, 55 eV 1 + exp (WV − WF ) kT 1 + exp 0, 026 eV

(1.35)

Da der exp()-Term im Nenner sehr viel kleiner als 1 ist, ergibt die Auswertung dieser Beziehung mit einem Taschenrechner aufgrund von Rundungsungenauigkeiten i.d.R. das falsche Ergebnis F (WV ) = 1. Mit Hilfe der N¨aherung 1/(1 + x) ≈ 1 − x f¨ ur x  1 erh¨ alt man das genauere Ergebnis   −0, 55 eV F (WV ) = 1 − exp 0, 026 eV = 1 − 6, 5 × 10−10 .

(1.36)

Die Ergebnisse aus den Teilaufgaben b. und c. zeigen, dass die Besetzungswahrscheinlichkeit F (W ) f¨ ur Elektronen an der Valenzbandkante sehr groß ist, an der Leitungsbandkante dagegen deutlich kleiner. Da die Besetzungswahrscheinlichkeit f¨ ur L¨ ocher durch den Ausdruck 1 − F (W ) gegeben ist, gilt f¨ ur L¨ ocher entsprechend das Gegenteil, d.h. bei diesen ist die Besetzungswahrscheinlichkeit an der Valenzbandkante sehr klein und an der Leitungsbandkante sehr groß. Durch die Verschiebung des Ferminiveaus nach unten verringern sich die Besetzungswahrscheinlichkeiten f¨ ur Elektronen an beiden Bandkanten deutlich und die f¨ ur die L¨ ocher nehmen entsprechend zu. Wie in Teilaufgabe d. gezeigt, a ¨ndern sich damit auch unmittelbar die Ladungstr¨agerdichten. S.m.i.L.E: 1.2 Fermiverteilung

L¨ osung zu: d. Elektronen- und L¨ ocherdichte Die sich in Abh¨angigkeit von der Lage des Ferminiveaus einstellende Elektronen- bzw. L¨ ocherdichte im Halbleiter kann direkt mit (1.1) bzw. (1.3) berechnet werden. Mit den Abst¨ anden des Ferminiveaus von den beiden Bandkanten WF − WV = 0, 1 eV bzw. WC − WF = 1, 0 eV (vgl. Teilaufgabe a.) erhalten wir die Beziehungen

1.2.1

12

1 Halbleiterphysik

    1 −1, 0 eV n0 = NC exp − (WC − WF ) = 2, 8 × 1019 cm−3 exp kT 0, 026 eV = 5, 54 × 102 cm−3

(1.37)

sowie

    −0, 1 eV 1 19 −3 p0 = NV exp − (WF − WV ) = 1, 04 × 10 cm exp kT 0, 026 eV = 2, 22 × 1017 cm−3 .

(1.38)

S.m.i.L.E: 1.2 Freie Ladungstr¨ager

L¨ osung zu: e. Art der Dotierung, geeignete St¨ orstellenmaterialien Es liegt p-Dotierung vor. Dies ergibt sich aus der Tatsache, dass das Ferminiveau f¨ ur den vorliegenden Halbleiter unterhalb des Intrinsicniveaus liegt (vgl. Teilaufgabe a.). Damit gleichbedeutend ist die Aussage, dass im thermodynamischen Gleichgewicht mehr freie L¨ ocher als Elektronen vorhanden sind, d.h. p0  n0 (vgl. Teilaufgabe d.). F¨ ur die p-Dotierung kommen dreiwertige St¨ orstellenmaterialien (z.B. Bor, Indium oder Gallium) in Frage.

1.5 St¨ orung des thermodynamischen Gleichgewichts Aufgabenstellung Die Elektronendichte an der Oberfl¨ ache des in Abb. 1.4 gezeigten, p-dotierten Siliziumblocks (NA = 1016 cm−3 ) werde durch eine kontinuierlich einwirkende St¨ orung auf n(0) = 1011 cm−3 angehoben. Die Dicke des Blocks sei d = 10 mm. Die Lebensdauer der Elektronen betrage τn = 2 μs. Weiterhin sei Raumtemperatur anzunehmen. Oberfl¨ acheneffekte sowie die Abh¨angigkeit der Ladungstr¨ agerbeweglichkeiten von der Dotierung seien vernachl¨assigbar.

0 p-Halbleiter d y

Abb. 1.4. Injektion von Elektronen in einen p-Halbleiter

1.5 St¨ orung des thermodynamischen Gleichgewichts

13

a. Wie groß ist die Eindringtiefe de , d.h. die Distanz von der Oberfl¨ache des Halbleiterblocks bis zu der Stelle in seinem Innern, an dem die ¨ Uberschusselektronendichte auf 10% des Wertes an der Oberfl¨ache abgesunken ist. b. Berechnen Sie den Verlauf von Elektronen- und L¨ocherstromdichte als Funktion des Ortes y. c. Wie groß ist die elektrische Feldst¨ arke f¨ ur y  Ln ?

L¨ osung zu: a. Eindringtiefe Werden in einen p-Typ Halbleiter Elektronen injiziert, so f¨ uhrt das entstehende Ladungsungleichgewicht zu einem sehr großen elektrischen Feld. Dieses bewirkt praktisch sofort eine Verschiebung der L¨ocher, bis die Ladungsneutralit¨ at wieder hergestellt ist. Der Verlauf der Ladungstr¨ager innerhalb des Halbleiters entspricht damit dem bei gleichzeitiger Injektion von Elektronen und L¨ ochern. Da im vorliegenden Fall der Halbleiterblock wegen d  Ln ¨ lange Abmessungen besitzt, beschreibt (1.24) das Abklingen der Uberschusselektronendichte mit zunehmendem Abstand y von der Oberfl¨ache und wir erhalten   y   . (1.39) n (y) = n (0) exp − Ln Die Diffusionsl¨ ange Ln der Elektronen bestimmt sich gem¨aß (1.12) und (1.11) sowie mit der Temperaturspannung kT /q = 26 mV zu  kT μn τn = 26 mV × 0, 135 m2 V−1 s−1 × 2 μs Ln = q = 83, 8 μm .

(1.40)

¨ An der Stelle y = de ist laut Aufgabenstellung die Uberschusselektronendichte auf 10% abgesunken, d.h. es gilt   de    . (1.41) n (de ) = 0, 1 n (0) = n (0) exp − Ln Durch Umstellen ergibt sich daraus die Eindringtiefe de = −Ln ln(0, 1) = 193 μm . S.m.i.L.E: 1.4 Lokale St¨ orung des TGG

(1.42)

1.4.4

14

1 Halbleiterphysik

L¨ osung zu: b. R¨ aumlicher Verlauf von Elektronen- und L¨ ocherstromdichte

1.3.2 1.3.3

Der Verlauf der Stromdichten u ¨ber dem Ort ergibt sich aus den folgenden ¨ Uberlegungen: Da an der Stelle y = 0 ausschließlich Elektronen injiziert werden, handelt es sich an dieser Stelle um einen reinen Elektronenstrom, der im Halbleiter fließt. Die entsprechende Stromdichte setzt sich nach (1.13) allgemein zusammen aus einem Drift- und einem Diffusionsanteil, d.h. jn = jDrif t,n + jDif f,n dn . = qμn nE + qDn dy

(1.43)

Da der Elektronenstrom in dem p-Halbleiter ein Minorit¨atstr¨agerstrom ist, kann f¨ ur den vorliegenden Fall der schwachen Injektion der Driftanteil gegen¨ uber dem Diffusionsanteil vernachl¨ assigt werden. Somit vereinfacht sich (1.43) zu dn jn = qDn . (1.44) dy Die Ableitung der Elektronendichte nach dem Ort in (1.44) kann aus dem ¨ bereits in Teilaufgabe a. bestimmten Verlauf der Uberschusselektronendichte (1.39) bestimmt werden. Da sich die Elektronendichte und die entsprechende ¨ Uberschussdichte nur durch einen konstanten Wert unterscheiden (n = n − n0 ), gilt   dn 1  dn y = =− n (0) exp − . (1.45) dy dy Ln Ln ¨ Dabei kann zur Vereinfachung die Uberschusselektronendichte an der Ober fl¨ ache n (0) = n(0) − n0 durch die Elektronendichte n(0) ersetzt werden, da sich beide nur um die vernachl¨ assigbar kleine Gleichgewichtselektronendichte ur die gesuchte Elektron0 = n2i /NA = 2, 25 × 104 cm−3 unterscheiden. F¨ nenstromdichte ergibt sich dann mit (1.44), (1.45) und der Einsteinbeziehung (1.11)   kT μn y jn (y) = − n(0) exp − . (1.46) Ln Ln An der Oberfl¨ ache des Halbleiters (y = 0) ergibt sich mit kT = 0, 026 eV = 4, 14 × 10−21 Ws eine Stromdichte von kT μn 4, 14 × 10−21 Ws × 0, 135 m2 V−1 s−1 × 1017 m−3 n(0) = − Ln 83, 8 × 10−6 m = −0, 667 Am−2 . (1.47)

jn (0) = −

F¨ ur den gesuchten Verlauf der Elektronenstromdichte jn (y) erhalten wir damit   y jn (y) = jn (0) exp − . (1.48) Ln

1.5 St¨ orung des thermodynamischen Gleichgewichts

15

¨ Die L¨ ocherstromdichte ergibt sich aus folgenden Uberlegungen: Zum einen muss die Gesamtstromdichte u ¨ber dem Ort konstant sein, da an keiner Stelle des Halbleiterblocks Ladungstr¨ ager abfließen k¨onnen, d.h. es gilt jges = jn (y) + jp (y) = const. .

(1.49)

Zum anderen ist der L¨ ocherstrom an der Stelle y = 0 gleich null, da dort nur Elektronen injiziert werden, so dass jp (0) = 0

(1.50)

gilt. Mit (1.49) und (1.50) folgt daraus jn (0) = jges .

(1.51)

Damit erhalten wir schließlich f¨ ur die L¨ ocherstromdichte aus (1.49) jp (y) = jges − jn (y)    y = jn (0) 1 − exp − . Ln

(1.52)

Die sich ergebenden Verl¨ aufe der Stromdichten sind in Abb. 1.5 gezeigt. Man erkennt, dass es sich bei dem Strom an der Stelle y = 0 zun¨achst um einen reinen Elektronenstrom handelt, der durch die injizierten Elektronen hervorgerufen wird. Diese Elektronen rekombinieren jedoch auf ihrem Weg durch den Halbleiter, wobei die dazu n¨ otigen L¨ ocher aus dem p-Halbleiter nachgeliefert werden, was dem L¨ ocherstrom entspricht. Im Inneren des Halbleiters, wo die Elektronendichte wieder auf die Gleichgewichtsdichte abgeklungen ist, fließt praktisch kein Elektronenstrom mehr, der gesamte Strom wird hier von L¨ ochern getragen.

-j jn(0) jp(y) jn(y) 0

Ln

d

y

Abb. 1.5. Verl¨ aufe der Stromdichten im Halbleiter

L¨ osung zu: c. Feldst¨ arke Zur Berechnung der elektrischen Feldst¨ arke nutzen wir das Ergebnis der letzten Teilaufgabe, in der wir festgestellt hatten, dass der Strom weit ab von der

16

1 Halbleiterphysik

Oberfl¨ ache des Halbleiters, d.h. f¨ ur y  Ln , ein reiner L¨ocherstrom ist und den konstanten Wert jges besitzt. Gleichzeitig verlaufen f¨ ur y  Ln , d.h. weit ab von der Oberfl¨ache, die Ladungstr¨ agerdichten ann¨ ahernd konstant, so dass dort dp/dy = 0 gilt und der Diffusionsanteil des Stromes verschwindet. Bei dem L¨ocherstrom an dieser Stelle handelt es sich also um einen reinen Driftstrom und wir erhalten mit (1.14) (1.53) jp = jges = qμp p(y)E(y) . Den Wert der Majorit¨ atstr¨ agerdichte p(y) in (1.53) k¨onnen wir wegen der schwachen Injektion durch die entsprechende Gleichgewichtsdichte, d.h. die Dotierungsdichte NA ersetzen. F¨ ur y  Ln gilt daher p(y) = p0 = NA = const. .

(1.54)

Da die L¨ ocherdichte f¨ ur y  Ln konstant ist, muss auch die Feldst¨arke konstant sein und wir erhalten jp = jges = qμp NA E .

(1.55)

Der Strom jges entspricht nach (1.51) dem bereits in Teilaufgabe b. berechneten Strom jn (0). Durch Umstellen von (1.55) ergibt sich daher schließlich die elektrische Feldst¨ arke f¨ ur y  Ln zu −0, 667 Am−2 jn (0) = qμp NA 1, 6 × 10−19 As × 0, 048 m2 V−1 s−1 × 1022 m−3 = −8, 68 × 10−3 Vm−1 .

E=

(1.56)

2 Diode

2.1 Formelsammlung Diffusionsspannung Φi =

NA N D kT ln q n2i

(2.1)

¨ Uberschussladungstr¨ agerdichten an den R¨ andern der Raumladungszone

q

 bzw. (2.2) Upn − 1 pn (xn ) = pn0 exp

kT

 q (2.3) Upn − 1 np (−xp ) = np0 exp kT Diodengleichung

q

 ID = IS exp Upn − 1 kT

S¨ attigungsstrom

 Dp Dn IS = + Lp ND Ln NA   Dp Dn 2 IS = qAni + wn ND wp NA

(2.4)



qAn2i

(lange Abmessungen)

(2.5)

(kurze Abmessungen)

(2.6)

¨ Weite der Raumladungszone (abrupter pn-Ubergang)    2ε0 εr 1 1 w= + (Φi − Upn ) q NA ND

(2.7)

Ausdehnung der Raumladungszone in das n- bzw. p-Gebiet NA NA + N D ND xp = w NA + N D

xn = w

(2.8) (2.9)

18

2 Diode

Sperrschichtkapazit¨ at Cj = Diffusionskapazit¨ at Cd = τT

Aε0 εr w

(2.10)

q q IS exp Upn kT kT

(2.11)

Qd = τT ID

(2.12)

Diffusionsladung Speicherzeit IF τT IR

(2.13)

q ID,A kT

(2.14)

tS = − Diodenleitwert gD =

2.2 Verst¨ andnisfragen zur Diode Aufgabenstellung a. Erkl¨ aren Sie den Begriff Diffusionsspannung. Beschreiben Sie am Beispiel ¨ des abrupten pn-Ubergangs die Vorg¨ ange im Halbleiter, die zum Aufbau der Diffusionsspannung f¨ uhren. b. Warum f¨ uhrt die Diffusionsspannung nicht zu einem Stromfluss, wenn die beiden Anschl¨ usse einer Diode u ¨ber einen metallenen Leiter miteinander kurzgeschlossen werden? c. An eine pn-Diode werde eine ¨ außere Spannung Upn angelegt und der ur den Stromfluss Strom ID gemessen (Abb. 2.1). Beschreiben Sie die f¨ relevanten physikalischen Effekte bei positiver bzw. negativer Spannung Upn . ID

p-Gebiet

n-Gebiet

Upn

Abb. 2.1. pn-Diode mit angelegter ¨ außerer Spannung Upn

2.2 Verst¨ andnisfragen zur Diode

19

L¨ osung zu: a. Diffusionsspannung Die Diffusionsspannung ist die Potenzialdifferenz, die als Folge der Ladungstr¨ agerdiffusion zwischen unterschiedlich dotierten Gebieten eines Halbleiters auftritt. ¨ Im Falle eines pn-Ubergangs entsteht wegen der unterschiedlichen Ladungstr¨ agerkonzentrationen im p- und im n-Gebiet und den damit verbundenen Konzentrationsgradienten zun¨ achst eine Diffusionsbewegung von Elektronen in Richtung des p-Gebietes und von L¨ ochern in Richtung des n-Gebietes (Abb. 2.2).

ü ý

ü ý

ü

ü

ü

ü ý

neutrales n-Gebiet

Raumladungszone

neutrales p-Gebiet

Diffusion Diffusion Drift Drift

r qND

+ _

x

-qNA E

x

F Fi -xp

0

xn

x

¨ Abb. 2.2. pn-Ubergang mit den sich einstellenden Verl¨ aufen der Raumladung ρ, des elektrischen Feldes E und der Spannung Φ

Durch das Abwandern der Elektronen entsteht daher am linksseitigen Rand des n-Gebietes ein Bereich, in dem die Ladung der ortsfesten, positiv ionisierten Donatoratome (in Abb. 2.2 nicht dargestellt) nicht mehr durch Elektronen kompensiert wird, so dass der Halbleiter dort positiv geladen ist. Entsprechendes gilt am rechtsseitigen Rand des p-Gebietes, wo durch das Abwandern der L¨ ocher wegen der ortsfesten, negativ ionisierten Akzeptoratome ein negativ geladener Bereich entsteht. Die Ladungsdichte ρ in diesem als Raumladungszone bezeichneten Bereich (−xp < x < xn ) bestimmt sich aus der jeweiligen Dichte der Dotieratome zu qND bzw. −qNA . Die Integration u uhrt auf die elektrische Feldst¨arke E, ¨ber die Raumladungsdichte ρ f¨

2.1.1

20

2 Diode

nochmalige Integration ergibt die u ¨ber der Raumladungszone liegende Diffusionsspannung Φi . Das elektrische Feld E f¨ uhrt nun zu einer Driftbewegung der Ladungstr¨ ager, die der beschriebenen Diffusionsbewegung entgegengesetzt ist. Dadurch stellt sich ein Gleichgewichtszustand ein, der dadurch gekennzeichnet ist, dass sich die Drift- und Diffusionsstr¨ ome jeweils gegenseitig kompensieren. ¨ S.m.i.L.E: 2.1 pn-Ubergang

L¨ osung zu: b. Kurzgeschlossene Diode

2.1.2

In Abb. 2.3 ist eine Diode gezeigt, bei der das p- und das n-Gebiet u ¨ber einen metallenen Leiter miteinander kurzgeschlossen sind. Die Diffusionsspannung Φi f¨ uhrt nicht zu einem Stromfluss, weil sich an den beiden Metall-Halbleiter¨ ¨ Uberg¨ angen, ¨ ahnlich wie beim pn-Ubergang, so genannte Kontaktspannungen ΦK aufbauen und die Summe aller Spannungen gleich null sein muss, d.h. ΦK1 + ΦK2 − Φi = 0. Die Kontaktspannungen und die Diffusionsspannung heben sich also gerade auf. FK1 ID=0

FK2

Fi p-Gebiet

n-Gebiet

Abb. 2.3. Diode mit kurzgeschlossenem p- und n-Gebiet. Die Kontaktspannungen und die Diffusionsspannung heben sich gerade auf.

L¨ osung zu: c. Diode bei Anlegen einer ¨ außeren Spannung

2.1.2

Das Anlegen einer ¨ außeren Spannung an die Diode f¨ uhrt dazu, dass sich die ¨ andert. Dabei kann davon ausgegangen Spannung Φi u ¨ber dem pn-Ubergang ¨ werden, dass die neutralen Bahngebiete und die Metall-Halbleiter-Kontakte sehr niederohmig sind, so dass das Anlegen einer ¨außeren Spannung Upn eine ¨ ¨ gleich große Anderung der Spannung u von Φi auf Φi − Upn ¨ber dem Ubergang bewirkt. Wird also eine negative Spannung Upn an die Diode gelegt, erh¨oht sich die effektive Spannung Φi − Upn u ¨ber der Raumladungszone und damit auch betragsm¨ aßig das elektrische Feld. Es kommt daher zu einer verst¨arkten Driftbewegung der Minorit¨ atstr¨ ager durch die Raumladungszone, die jedoch wegen der geringen Dichte der Minorit¨ atstr¨ ager zu einem nur sehr geringen Strom, dem so genannten Sperrstrom, f¨ uhrt. Die Diode wird in diesem Fall in Sperrpolung betrieben.

2.2 Verst¨ andnisfragen zur Diode

21

Durch Anlegen einer positiven Spannung Upn an die Diode verringert sich die effektive Spannung Φi − Upn u ¨ber der Raumladungszone und damit betragsm¨ aßig das elektrische Feld. Die Driftbewegung der Ladungstr¨ager wird damit schw¨ acher und kann demnach die Diffusion der Majorit¨atstr¨ager nicht mehr kompensieren. Es gelangen also Elektronen durch die Raumladungszone bis in das neutrale p-Gebiet und entsprechend L¨ocher ins neutrale n-Gebiet, wo sie jeweils mit den dortigen Majorit¨ atstr¨ agern rekombinieren. Diese werden aus den neutralen Gebieten nachgeliefert, was einem Stromfluss ID entspricht. Je gr¨ oßer die Spannung Upn , um so mehr Ladungstr¨ager diffundieren durch ¨ den Ubergang und um so gr¨ oßer wird gem¨ aß (2.4) der Strom ID . Die Diode wird in diesem Fall in Durchlasspolung betrieben. Sehr anschaulich l¨ asst sich das Verhalten der Diode bei Anlegen einer außeren Spannung auch anhand des B¨ anderdiagramms erkl¨aren. Nach An¨ wendung der im Lehrbuch, Abschn. 2.4.1 beschriebenen Konstruktionsregeln erh¨ alt man das in Abb. 2.4 gezeigte B¨ anderdiagramm f¨ ur Upn < 0 V (links) bzw. Upn > 0 V (rechts). In der Abbildung sind zus¨atzlich die jeweiligen

W

Upn < 0V

W

WC WF

-q Upn

Upn > 0V

WC WF

-q Upn

WV p-Gebiet

n-Gebiet

WV x

p-Gebiet

n-Gebiet

x

Abb. 2.4. B¨ anderdiagramm der Diode f¨ ur Upn < 0 V (links) und Upn > 0 V (rechts)

Majorit¨ atstr¨ ager in den Gebieten eingezeichnet. Da die Ladungstr¨ager stets versuchen, den Zustand niedrigster Energie einzunehmen, streben Elektronen im B¨ anderdiagramm nach unten und L¨ ocher nach oben. Wird eine Spannung uber Upn an die Diode gelegt, so wird das Ferminiveau WF im p-Gebiet gegen¨ dem Ferminiveau im n-Gebiet energiem¨ aßig um −q Upn verschoben. Ist Upn also negativ, liegt das Ferminiveau im p-Gebiet oberhalb des Ferminiveaus im n-Gebiet. Dadurch entsteht eine große Energiebarriere zwischen ¨ den beiden Gebieten, so dass die Majorit¨ atstr¨ager nicht u ¨ber den Ubergang gelangen k¨ onnen. Die Diode wird in Sperrpolung betrieben. Ist Upn hingegen positiv, liegt das Ferminiveau im p-Gebiet unterhalb des Ferminiveaus im n-Gebiet. Dadurch verringert sich die H¨ohe der Barriere, so dass Elektronen ins p-Gebiet und L¨ ocher ins n-Gebiet gelangen k¨onnen; die Diode wird also in Durchlasspolung betrieben. ¨ S.m.i.L.E: 2.1 Diode u. 2.4 pn-Ubergang

2.4

22

2 Diode

¨ 2.3 pn-Ubergang Aufgabenstellung ¨ Gegeben sei eine Siliziumdiode mit abruptem pn-Ubergang, bei der das pGebiet mit 1015 Boratomen und das n-Gebiet mit 1017 Arsenatomen pro Kubikzentimeter dotiert wurde. Die effektive Querschnittsfl¨ache der Diode beuber der Diffusionsl¨ange der trage 0, 1 mm2 , die Bahngebiete seien lang gegen¨ jeweiligen Minorit¨ atstr¨ ager. Die Lebensdauer der Elektronen und der L¨ocher betrage jeweils 30μs. Die Diode soll bei Raumtemperatur in drei verschiedenen Arbeitspunkten betrieben werden: In Sperrpolung (Upn = −10 V), ohne Vorspannung (Upn = 0 V) sowie in Durchlasspolung mit eingepr¨agtem Strom ur jeden dieser Arbeitspunkte sind zu bestimmen: ID = 100 μA. F¨ a. Der Diodenstrom ID (bzw. die Spannung Upn bei gegebenem Strom), b. die Diffusions- und die Sperrschichtkapazit¨at, c. die maximal in der Diode auftretende elektrische Feldst¨arke, d. der Verlauf der Ladungstr¨ agerdichten n und p u ¨ber dem Ort (Skizze). Hinweise: Zur Vereinfachung kann die Transitzeit τT durch die Lebensdauer der Elektronen bzw. der L¨ ocher abgesch¨atzt werden, d.h. τT = τp = τn = 30 μs. Weiterhin kann schwache Injektion vorausgesetzt und die Generation bzw. Rekombination von Ladungstr¨agern in der Raumladungszone vernachl¨ assigt werden. Ebenso kann der ohmsche Spannungsabfall u ¨ber den Kontakten und den neutralen Bahngebieten vernachl¨assigt werden (dies bedeutet, dass eine von außen an die Diode angelegte Spannung Upn zu einer ¨ ¨ entsprechenden Anderung der Spannung u f¨ uhrt). ¨ber dem pn-Ubergang L¨ osung zu a. Gleichstromverhalten Aus der Aufgabenstellung ergibt sich: • • • • • •

NA = 1015 cm−3 = 1021 m−3 , ND = 1017 cm−3 = 1023 m−3 , A = 0, 1 mm2 = 10−7 m2 , τT = τn = τp = 30 μs, T = 300 K ⇒ kT /q = 26 mV. Geometrie: lange Abmessungen (da die Bahngebiete der Diode lang gegen¨ uber der Diffusionsl¨ ange der Minorit¨ atstr¨ager sind).

Die Berechnung des Diodenstromes ID bzw. der Diodenspannung Upn erfolgt mittels der Diodengleichung (2.4) 2.2.1

¨ 2.3 pn-Ubergang

ID

q

 Upn − 1 = IS exp kT

23

(2.15)

ur lange Abmessungen durch (2.5) mit dem S¨ attigungsstrom IS , der f¨   Dp Dn 2 IS = qAni + (2.16) Lp ND Ln NA gegeben ist. Wir bestimmen zun¨ achst die Diffusionskoeffizienten Dn und Dp mit Hilfe der Einstein-Beziehung (1.11) sowie den gegebenen Werten f¨ ur die Ladungstr¨ agerbeweglichkeiten μn bzw. μp (vgl. Seite XV) und erhalten kT μn = 26 mV × 0, 135 m2 V−1 s−1 q = 3, 510 × 10−3 m2 s−1 , kT Dp = μp = 26 mV × 0, 048 m2 V−1 s−1 q = 1, 248 × 10−3 m2 s−1 .

Dn =

(2.17)

Die Diffusionsl¨ angen Ln und Lp berechnen sich nach (1.12) mit τp = τn = 30 μs zu  Ln = Dn τn = 324, 5 μm ,  Lp = Dp τp = 193, 5 μm . (2.18) Damit ergibt sich ein S¨ attigungsstrom von IS = 39, 2 fA .

(2.19)

F¨ ur Upn = −10 V erhalten wir mit Hilfe der Diodengleichung ID ≈ −IS = −39, 2 fA .

(2.20)

ID = 0

(2.21)

F¨ ur Upn = 0 V ergibt sich und f¨ ur ID = 100 μA erh¨ alt man durch Umstellen der Diodengleichung     ID kT 100 μA ln 1 + Upn = = 26 mV ln 1 + q IS 39, 2 fA = 0, 563 V . (2.22) Man erkennt, dass bei Upn ≤ 0 kein bzw. nur ein vernachl¨assigbar kleiner Strom, der Sperrstrom, durch die Diode fließt (Sperrpolung). Beim Anlegen einer positiven Spannung steigt der Strom dann exponentiell an und erreicht ab etwa 0, 5 bis 0, 6 V bereits sehr große Werte (Durchlasspolung). S.m.i.L.E: 2.2 Diodenkennlinie

24

2 Diode

L¨ osung zu b. Diffusions- und Sperrschichtkapazit¨ at Die Sperrschichtkapazit¨ at hat ihre physikalische Ursache darin, dass sich bei ¨ einer Anderung der Diodenspannung auch die Weite der Raumladungszone und damit die Menge der dort vorhandenen Raumladung a¨ndert. Da die Ladungs¨ anderung an den R¨ andern der Raumladungszone erfolgt, ergibt sich bei der Berechnung der Kapazit¨ at die gleiche Beziehung wie bei einem Plattenkondensator, wobei die Weite der Raumladungszone dem Plattenabstand entspricht. Es gilt somit (2.10) Cj =

2.2.4

Aε0 εr . w

(2.23)

Da die Weite w der Raumladungszone nach (2.7)    2ε0 εr 1 1 w= + (Φi − Upn ) q NA ND

(2.24)

mit zunehmender Sperrspannung gr¨ oßer wird, nimmt die Sperrschichtkapaur Silizium und zit¨ at entsprechend ab. Mit der Dielektrizit¨ atszahl r = 11, 9 f¨ der Diffusionsspannung (2.1) Φi =

NA N D kT 1015 cm−3 × 1017 cm−3 ln = 26 mV ln = 697 mV q n2i (1, 5 × 1010 cm−3 )2

(2.25)

erhalten wir durch Einsetzen der Zahlenwerte in (2.24) bzw. (2.23) die Beziehungen (2.26) w(Upn ) = 1, 330 × 10−12 m2 V−1 (697 mV − Upn ) bzw. Cj (Upn ) =

1, 054 × 10−17 Fm . w(Upn )

(2.27)

Die sich damit ergebenden Werte von w und Cj sind f¨ ur die drei in der Aufgabenstellung angegebenen Arbeitspunkte in Tabelle 2.1 zusammengestellt.

Tabelle 2.1. Zusammenstellung der Ergebnisse von Aufgabenteil b. und c. w Cj Cd Emax

Upn = −10 V 3, 772 μm 2, 79 pF 0F −5, 67 MVm−1

Upn = 0 V 0, 963 μm 10, 9 pF 0, 045 fF −1, 45 MVm−1

Upn = 0, 563 V 0, 422 μm 25, 0 pF 115 nF −0, 63 MVm−1

Die physikalische Ursache der Diffusionskapazit¨at ist, dass sich bei einer ¨ in Durchlassrichtung betriebenen Diode mit Anderung der Diodenspannung

¨ 2.3 pn-Ubergang

25

auch die Menge der in den neutralen Gebieten gespeicherten Ladung ¨andert. Diese w¨ achst mit zunehmender Spannung und berechnet sich gem¨aß (2.11) zu

q q (2.28) Cd = τT IS exp Upn . kT kT Mit τT = 30 μs, kT /q = 26 mV und IS = 39, 2 fA erhalten wir die ebenfalls in Tabelle 2.1 angegebenen Werte f¨ ur die Diffusionskapazit¨at, abh¨angig vom Arbeitspunkt. Es ist zu erkennen, dass sowohl Sperrschichtkapazit¨at als auch Diffusionskapazit¨ at mit steigender Diodenspannung Upn ansteigen. Im Sperrbereich dominiert jedoch die Sperrschichtkapazit¨at, im Durchlassbereich hingegen u at. ¨berwiegt die Diffusionskapazit¨ L¨ osung zu c. Maximale Feldst¨ arke Zur Veranschaulichung werden zun¨ achst die ortsabh¨angigen Verl¨aufe der Raumladungsdichte ρ und der elektrischen Feldst¨arke E bei einem abrup¨ ten pn-Ubergang mit ND > NA skizziert (Abb. 2.5). Die zugrunde liegenden physikalischen Effekte sind im Lehrbuch, Abschn. 2.1 und 2.2 beschrieben. Upn

Fi - Upn

-Q r qND

-xp -xp

+Q

+ _

xn

-qNA E

-xp

xn

0

0

x

xn x

Emax

Abb. 2.5. Verlauf von Raumladungsdichte ρ und elektrischer Feldst¨ arke E bei ¨ einem abrupten pn-Ubergang mit ND > NA

Wie in Abb. 2.5 zu sehen ist, ist die Raumladungsdichte in den neutralen Gebieten gleich null, da dort die Ladung der ionisierten Dotieratome durch die

2.1 2.2

26

2 Diode

freien Ladungstr¨ ager kompensiert wird. Innerhalb der Raumladungszone, wo sich praktisch keine freien Ladungstr¨ ager befinden, ist die Raumladungsdichte n¨ aherungsweise durch die Dichte der ionisierten Dotieratome gegeben, also ur ρ = −qNA f¨ ρ = +qND f¨ ur

− xp ≤ x < 0 , 0 ≤ x ≤ xn .

(2.29)

Da aus Neutralit¨ atsgr¨ unden die Ladung Q in dem n- und dem p-Gebiet betragsm¨ aßig gleich groß ist, gilt Q = qxn AND = qxp ANA .

(2.30)

ND xn = NA xp ,

(2.31)

Daraus folgt unmittelbar d.h. die Raumladungszone dehnt sich um so weiter in das n- bzw. p-Gebiet aus, je geringer die Dotierung dort ist. Die elektrische Feldst¨arke E erhalten wir durch Integration der Raumladungsdichte ρ u ¨ber dem Ort x, also  1 ρ dx. (2.32) E(x) = ε0 εr Der betragsm¨ aßig gr¨ oßte Wert Emax der Feldst¨arke wird bei x = 0 erreicht. Auswerten des Integrals f¨ uhrt damit auf Emax

1 = E(0) = ε0 εr

0 (−qNA ) d x = − x=−xp

qNA xp . ε0 εr

(2.33)

Dabei beschreibt xp die Ausdehnung der Raumladungszone in das p-Gebiet. Diese k¨ onnen wir gem¨ aß (2.9) ausdr¨ ucken durch xp = w

ND NA + N D

(2.34)

und erhalten somit aus (2.33) NA ND q w(Upn ) ε 0 ε r NA + N D = −1.504 × 1012 Vm−2 w(Upn ) .

Emax (Upn ) = −

(2.35)

Die sich f¨ ur die drei Arbeitspunkte ergebenden maximalen Feldst¨arken sind in Tabelle 2.1 zusammengestellt. Es ist deutlich zu erkennen, dass mit zuneh¨ mender Sperrspannung u sich auch die Weite der Raum¨ber dem pn-Ubergang ladungszone und damit die Menge der in der Raumladungszone gespeicherten Ladung vergr¨ oßert. Damit steigt schließlich auch die maximale Feldst¨arke betragsm¨ aßig an. ¨ S.m.i.L.E: 2.1 pn-Ubergang u. 2.1 Raumladungszone

¨ 2.3 pn-Ubergang

27

L¨ osung zu d. Ortsabh¨ angiger Verlauf der Ladungstr¨ agerdichten Die Verl¨ aufe der Ladungstr¨ agerkonzentrationen ergeben sich aus den folgen¨ den Uberlegungen: •

In den neutralen Bahngebieten sind die Ladungstr¨agerdichten gleich ihren Gleichgewichtswerten, d.h. pp0 = NA und nn0 = ND sowie np0 = n2i /NA und pn0 = n2i /ND .

•

Aus (2.31) erh¨ alt man: xp /xn = ND /NA = 100, d.h. aufgrund der hohen Dotierung des n-Gebietes gegen¨ uber dem p-Gebiet ist die Ausdehnung der Raumladungszone in das n-Gebiet gegen¨ uber der in das p-Gebiet vernachl¨ assigbar.

¨ • An den R¨ andern der Raumladungszone sind die Uberschussdichten der Minorit¨ atstr¨ager gem¨ aß (2.2) bzw. (2.3) von der angelegten Spannung Upn abh¨ angig: 2.2.1 –

F¨ ur Upn = −10 V ist die Diode in Sperrrichtung gepolt und die Ladungstr¨ agerdichten an den R¨ andern der Raumladungszone sinken auf sehr kleine Werte ab, so dass f¨ ur die Minorit¨atsladungstr¨agerdichten n¨ aherungsweise gilt np (−xp ) ≈ 0 bzw. pn (xn ) ≈ 0.

–

F¨ ur Upn = 0 V entsprechen die Ladungstr¨agerdichten an den R¨andern der Raumladungszone den jeweiligen Gleichgewichtsdichten, d.h. es gilt f¨ ur die Minorit¨ atsladungstr¨ agerdichten np (−xp ) = np0 bzw. pn (xn ) = pn0 .

–

F¨ ur Upn = 0, 563 V ist die Diode in Durchlassrichtung gepolt und die Ladungstr¨ agerdichten an den R¨ andern der Raumladungszone steigen auf sehr große Werte, so dass f¨ ur die Minorit¨atsladungstr¨agerdichten gilt np (−xp )  np0 bzw. pn (xn )  pn0 .

• Aus Neutralit¨ atsgr¨ unden a ¨ndern sich die Majorit¨atstr¨agerdichten in den neutralen Gebieten an den R¨ andern der Raumladungszone um den gleichen Betrag wie die Minorit¨ atstr¨ agerdichten. •

Mit zunehmendem Abstand von der Raumladungszone n¨ahern sich die Ladungstr¨ agerdichten exponentiell ihren Gleichgewichtswerten an. Die Abklingkonstante ist die Diffusionsl¨ ange Ln bzw. Lp .

Damit ergeben sich die in Abb. 2.6 gezeigten Verl¨aufe der Ladungstr¨agerdichten. Dabei ist zu beachten, dass die Raumladungszone sehr stark verbreitert dargestellt ist. Die n¨ aherungsweisen Verl¨ aufe der Ladungstr¨agerdichten innerhalb der Raumladungszone sind gestrichelt dargestellt.

28

2 Diode

n,p Raumladungszone nno

ppo Upn = - 10 V npo np

pn -xp

n,p

pno x

0 xn

nno

ppo Upn = 0 V npo np

pn

pno x

-xp 0 xn n,p nno

ppo Upn = 0,563 V ID = 100 uA

np

pn

npo

pno -xp 0 xn

x

Abb. 2.6. Ortsabh¨ angiger Verlauf der Ladungstr¨ agerdichten bei einer Diode f¨ ur unterschiedliche Spannungen Upn (stark vereinfachte, nicht maßstabgerechte Darstellung)

S.m.i.L.E: 2.2 Diodenkennlinie

2.4 Diodenschaltungen

29

2.4 Diodenschaltungen Aufgabenstellung Die in den Abbildungen 2.8 bis 2.10 gezeigten Diodenschaltungen sind zu untersuchen. Dabei soll das Strom-Spannungsverhalten der Dioden zur Vereinfachung durch die in Abb. 2.7 dargestellte Knickkennlinie mit der Schwelahert werden. lenspannung US = 0, 7 V angen¨ a. Die in Abb. 2.8 gezeigte Schaltung werde mit dem sinusf¨ormigen Eingangssignal UE (t) = 10 V sin(ωt) angesteuert. Die Kreisfrequenz ω sei beliebig. Skizzieren Sie die sich ergebende Ausgangsspannung UA (t). b. Die Schaltung aus Abb. 2.9 werde mit dem sinusf¨ormigen Eingangssignal UE (t) aus Teilaufgabe a. angesteuert. Bestimmen Sie die Ausgangsspanandert sich die Ausgangsspannung, wenn parallel zum nung UA (t). Wie ¨ Widerstand R eine sehr große Kapazit¨ at geschaltet wird? ¨ c. Bestimmen Sie die Ubertragungskennlinie UA = f (UE ) der in Abb. 2.10 ur gezeigten Schaltung mit R1 = 20 kΩ, R2 = 10 kΩ und R3 = 1 kΩ f¨ |UE | ≤ 5 V. ID

Upn

US

Abb. 2.7. Idealisierte Diodenkennlinie +5V

R UE(t)

D1

D2

UA(t)

Abb. 2.8. Eingangsschutzschaltung

30

2 Diode D1

D2 R

UE(t)

D3

UA(t)

D4

Abb. 2.9. Br¨ uckenschaltung I1

R1 I2

UE

R2

D I3

UA

R3

Abb. 2.10. Nichtlineare Schaltung

L¨ osung zu a. Eingangsschutzschaltung Zur Untersuchung der Schaltung betrachten wir die folgenden drei F¨alle: • Positive Halbwelle: F¨ ur UE > 5 V + US = 5, 7 V leitet Diode D1 und D2 sperrt. Dadurch wird UA auf konstant 5, 7 V gehalten. •

Negative Halbwelle: F¨ ur UE < −US = −0, 7 V leitet D2 und D1 sperrt. Dadurch wird der Ausgang auf konstant −0, 7 V gehalten.

•

F¨ ur 5, 7 V ≥ UE ≥ −0, 7 V sperren beide Dioden und UA ist gleich UE .

¨ Aus diesen Uberlegungen ergeben sich die in Abb. 2.11 gezeigten Spannungsverl¨ aufe. Durch die Dioden wird die Ausgangsspannung auf Werte im Bereich 5, 7 V ≥ UA ≥ −0, 7 V begrenzt. Die Schaltung eignet sich also prinzipiell als ¨ Schutz vor Uberbzw. Unterspannung (Eingangsschutzschaltung). PSpice: 2 Eingangsschutzschaltung

L¨ osung zu b. Br¨ uckenschaltung •

Positive Halbwelle: F¨ ur UE > 2US = 1, 4 V leiten die Dioden D1 und D4 , allt die Spannung UE , vermindert w¨ ahrend D2 und D3 sperren. Dadurch f¨ um 1, 4 V (Schwellenspannung der beiden leitenden Dioden), am Widerstand R ab.

2.4 Diodenschaltungen

U(t) +10V

31

UE UA

+5,7V -0,7V

t

-10V

Abb. 2.11. Spannungsverl¨ aufe bei der Eingangsschutzschaltung

•

Negative Halbwelle: F¨ ur UE < −2US = −1, 4 V leiten die Dioden D2 und ahrend D1 und D4 sperren. Dadurch wird die negative Halbwelle D3 , w¨ umgepolt und f¨ allt, vermindert um 1, 4 V, am Widerstand R ab.

• F¨ ur +1, 4 V ≥ UE ≥ −1, 4 V sperren alle vier Dioden und daher ist UA gleich null. ¨ Aus diesen Uberlegungen ergeben sich die in Abb. 2.12 gezeigten Spannungsverl¨ aufe. Zu erkennen ist, dass das Eingangssignal gleichgerichtet wird, da die negative Halbwelle von UE (t) umgepolt wird. Aufgrund der Anordnung der Dioden nennt man diese Schaltung auch Br¨ uckengleichrichter. Eine Kapazit¨at C parallel zum Widerstand R bewirkt eine Gl¨attung des Ausgangssignals, so dass man bei hinreichend großer Zeitkonstante τ = RC quasi eine Gleichugung hat. Die Schaltung ist also spannung von 10 V − 2US = 8, 6 V zur Verf¨ prinzipiell zur Umwandlung von Wechselspannung in Gleichspannung geeignet.

U(t) +10V

UE 2US

UA

t -10V

Abb. 2.12. Spannungsverl¨ aufe bei der Br¨ uckenschaltung

PSpice: 2 Br¨ uckenschaltung

32

2 Diode

L¨ osung zu c. Nichtlineare Schaltung Da die Schaltung aus Abb. 2.10 eine Diode D enth¨alt, sind bei der Bestim¨ mung der Ubertragungskennlinie UA = f (UE ) zwei F¨alle zu unterscheiden ¨ (D leitet bzw. D sperrt). Demzufolge wird die gesuchte Ubertragungskennlinie aus zwei Geradenst¨ ucken mit unterschiedlicher Steigung bestehen, die sich in einem Knickpunkt ber¨ uhren. Zun¨ achst wird die zu diesem Knickpunkt geh¨ orige Eingangsspannung UE,S berechnet. ¨ Der Knickpunkt der Ubertragungskennlinie ist dadurch gegeben, dass in diesem Punkt an der Diode eine Spannung von Upn = US anliegt und kein ¨ Strom durch die Diode fließt. Der eine Teil der Ubertragungskennlinie ist dann dadurch bestimmt, dass die Diode f¨ ur kleinere Werte von Upn sperrt, der andere Teil ergibt sich f¨ ur den Fall, dass die Diode leitet. Da im Knickpunkt ¨ der Ubertragungskennlinie f¨ ur Upn = US der Diodenstrom ID gleich null ist, ist auch die u ¨ber dem Widerstand R3 abfallende Spannung gleich null, so dass u ¨ber R2 die Schwellenspannung US der Diode anliegt. Durch Anwenden der Spannungsteilerregel erhalten wir UR2 = US = UE,S

R2 . R1 + R2

(2.36)

Durch Umstellen ergibt sich schließlich f¨ ur die Eingangsspannung im Knickpunkt der Kennlinie UE,S = US

R1 + R2 = 2, 1 V . R2

(2.37)

¨ Die beiden Teile der Ubertragungskennlinie ergeben sich dadurch, dass die ur UE > UE,S leitet. Im ersteren Fall Diode f¨ ur UE ≤ UE,S sperrt und f¨ erhalten wir aus der Schaltung mit Hilfe der Spannungsteilerregel UA = UE

R2 UE . = R1 + R2 3

(2.38)

F¨ ur den Fall UE > UE,S ergibt sich aus der Schaltung die Beziehung UA = UE − I1 R1

(2.39)

I1 = I2 + I3

(2.40)

mit und

UA R2

(2.41)

UA − US . R3

(2.42)

I2 = sowie I3 =

Setzt man (2.40) bis (2.42) in (2.39) ein, erh¨ alt man

2.4 Diodenschaltungen

 UA = UE −

UA − US UA + R2 R3

33

 R1 .

(2.43)

Aufl¨ osen nach UA ergibt schließlich UA =

1 UE + US R R 3

R1 + R1 1+ R R3 2

=

UE + 0, 609 V . 23

(2.44)

¨ Die entsprechende Ubertragungskennlinie ist in Abb. 2.13 grafisch dargestellt. Zum Vergleich wurde zus¨ atzlich das Ergebnis der PSpice-Simulation eingezeichnet (gestrichelte Linie). Die Abweichungen zwischen Rechnung und Simulation sind dadurch zu erkl¨ aren, dass bei der Rechnung eine Knickkennlinie zur Beschreibung des Verhaltens der Diode verwendet wurde, bei der Simulation hingegen ein Diodenmodell mit einer exponentiellen Diodenkennlinie gem¨aß Gleichung (2.4).

UA 2V

Rechnung Simulation

0,7V -5V

2,1V

5V

UE

-2V

¨ Abb. 2.13. Ubertragungskennlinie der nichtlinearen Schaltung aus Abb. 2.10

PSpice: 2 Nichtlineare Schaltung

34

2 Diode

2.5 Schaltverhalten Aufgabenstellung Die in Abb. 2.14 dargestellte Gleichrichterschaltung mit R1 = 100 Ω und R2 = 1 kΩ werde mit dem gezeigten Rechteckimpuls UE (t) mit UF = 2 V und UR = −12 V angesteuert. Von der Diode D1 seien folgende Daten bekannt: • Transitzeit: τT = 11, 54 ns, • Sperrschichtkapazit¨ at bei Upn = 0 V: Cj0 = 4 pF. Bei der Diode k¨onnen die ohmschen Widerst¨ande der Kontakte und der neutralen Bahngebiete vernachl¨ assigt werden. Weiterhin soll zur Vereinfachung die Sperrschichtkapazit¨ at Cj als spannungsunabh¨angig angenommen und mit ahert werden. dem Wert Cj = Cj0 angen¨ ucksichtigung des LadungsSkizzieren Sie den Diodenstrom ID (t) unter Ber¨ speicherverhaltens der Diode. Durch welche Zeitkonstanten wird das Ein- bzw. Ausschalten charakterisiert? Wie ¨ andert sich der Diodenstrom, wenn anstelle der Diode D1 eine Diode D2 mit einer um den Faktor 10 gr¨oßeren Transitzeit verwendet wird? R1

UE(t) UF 100ns

300ns

t

D1 I (t) D Upn(t)

UE(t)

R2

UA(t)

UR Abb. 2.14. Gleichrichterschaltung mit rechteckf¨ ormigem Eingangssignal

L¨ osung

2.3.2

Zur Beschreibung des statischen und dynamischen Verhaltens der Diode wird das in Abb. 2.15 gezeigte Ersatzschaltbild aus dem Lehrbuch, Abschn. 2.3.2 verwendet. Dabei ist im vorliegenden Fall der Widerstand RS gleich null, da laut Aufgabenstellung die ohmschen Widerst¨ande der Kontakte und der neutralen Bahngebiete vernachl¨ assigt werden k¨onnen. Die Stromquelle ID,pn repr¨ asentiert die Diodengleichung (2.4) und beschreibt den Diodenstrom im station¨ aren Fall, die Kapazit¨ aten Cd und Cj beschreiben den dynamischen ¨ Stromanteil, der durch eine zeitliche Anderung der Diodenladung verursacht wird. Zur Bestimmung des Diodenstroms ID (t) bilden wir zun¨achst den Maschenumlauf in der Schaltung nach Abb. 2.14 und erhalten

2.5 Schaltverhalten

35

A ID Cd+Cj

ID,pn

ID,Q Rs K

Abb. 2.15. Das Ersatzschaltbild der Diode besteht aus einer Stromquelle zur Beschreibung des statischen Verhaltens sowie einer Kapazit¨ at Cd + Cj zur Beschreibung des dynamischen Verhaltens. Der Widerstand RS beschreibt die ohmschen Widerst¨ ande der Kontakte und der neutralen Bahngebiete

ID (t) =

UE (t) − Upn (t) . R1 + R2

(2.45)

F¨ ur t < 100 ns ist laut Aufgabenstellung UE (t) = UR = −12 V, so dass die Diode sperrt. Da der in Sperrpolung fließende Strom sehr klein ist, kann der Spannungsabfall u anden R1 und R2 vernachl¨assigt werden. ¨ber den Widerst¨ ¨ Uber der Diode liegt daher in sehr guter N¨ aherung die gesamte Spannung von Upn (t) = UR = −12 V an. Zur Zeit t = 100 ns wird die Eingangsspannung auf UE (t) = UF = 2 V ge¨ andert. Da die Diode im Wesentlichen ein kapazitives Verhalten zeigt, kann sich die Diodenspannung nicht abrupt ¨ andern. Zum Umschaltzeitpunkt t1 = 100 ns liegen daher zun¨ achst weiterhin Upn = −12 V u ¨ber der Diode an und nach (2.45) fließt ein relativ großer Strom von ID (t1 ) =

UF − Upn (t1 ) +2 V − (−12 V) = = 12, 7 mA , R1 + R2 R1 + R2

(2.46)

der zum Umladen der Diodenkapazit¨ at f¨ uhrt. Dadurch steigt die Spannung Upn u ¨ber der Diode und der Strom ID wird nach (2.45) immer kleiner, bis sich ein station¨arer Zustand einstellt. Nimmt man in guter N¨aherung einen Endwert der Diodenspannung von Upn ≈ +0, 7 V an, so betr¨agt der fließende Strom gegen Ende des Einschaltvorganges ID = IF =

UF − 0, 7 V = 1, 18 mA . R1 + R2

(2.47)

Der zeitliche Verlauf des Einschaltvorganges wird durch das Umladen der Diodenkapazit¨ at bestimmt. Dabei kann man davon ausgehen, dass zun¨achst die Sperrschichtkapazit¨ at dominiert und die Diffusionskapazit¨at erst dann beginnt eine Rolle zu spielen, wenn die Diode bereits in Durchlassrichtung gepolt ist. Der wesentliche Teil des Einschaltvorganges wird also durch die Sperrschichtkapazit¨ at bestimmt, die w¨ ahrend dieser Zeit von Upn = −12 V bis

36

2 Diode

auf einen Endwert von Upn ≈ 0, 7 V umgeladen wird. Da, wie in der Aufgabenstellung beschrieben, die Sperrschichtkapazit¨at w¨ahrend des Umladens als konstant angenommen werden soll, erfolgt die Umladung mit der RCZeitkonstanten τ = Cj (R1 + R2 ) = 4 pF × 1, 1 kΩ = 4, 4 ns .

(2.48)

Die Diffusionskapazit¨ at Cd wird erst aufgeladen, wenn die Diode in in Durchlassrichtung gelangt ist; die darin gespeicherte Ladungsmenge bestimmt sich nach (2.12) zu Qd = τT IF . Zum Umschaltzeitpunkt t2 = 300 ns springt die Eingangsspannung wieder auf UE (t) = UR = −12 V. Bevor die Diode jedoch in den Sperrzustand u ¨bergehen kann, muss die in der Diode gespeicherte Diffusionsladung vollst¨andig ausger¨ aumt werden (erste Phase des Ausschaltvorganges). W¨ahrend dieser so genannten Speicherzeit tS bleibt die Diodenspannung bei Upn ≈ 0, 7 V, so dass gem¨ aß (2.45) ein konstanter R¨ uckstrom IR =

UR − 0, 7 V = −11, 5 mA R1 + R2

(2.49)

fließt. Der Ladungsabbau erfolgt dabei sowohl durch Rekombination der Ladung als auch durch das Ausr¨ aumen der Ladung durch den Diodenstrom. Ist der Strom w¨ ahrend des Abschaltens groß gegen¨ uber dem Strom im eingeschalteten Zustand, kann der Ladungsabbau durch Rekombination vernachl¨assigt werden, und der Ladungsabbau der in der Diode gespeicherten Diffusionslauckstrom. Die dazu n¨otige Speidung Qd = τT IF erfolgt allein durch den R¨ cherzeit berechnet somit nach (2.13) zu tS,1 = −

IF τT ≈ 1, 2 ns . IR

(2.50)

Nach Ablauf der Speicherzeit beginnt die zweite Phase des Ausschaltvorganges, in welcher die Diode in den Sperrzustand u ¨bergeht, d.h. die Sperrschichtkapazit¨ at Cj wird von Upn ≈ 0 V auf Upn = UR = −12 V umgeladen. Diese Umladung bewirkt eine exponentielle Abnahme des Diodenstromes mit der Zeitkonstanten τ = Cj (R1 + R2 ) bis hin zum Endwert ID ≈ 0. ¨ Die sich aus diesen Uberlegungen ergebenden Verl¨aufe von Upn (t) und ID (t) sind in Abb. 2.16 dargestellt. Wird anstelle der Diode D1 eine Diode oßeren Transitzeit verwendet, vergr¨oßert D2 mit einer um den Faktor 10 gr¨ sich die Speicherzeit um den gleichen Faktor (d.h. tS,2 ≈ 12 ns), ansonsten bleiben die zeitlichen Verl¨ aufe der einzelnen Gr¨oßen unver¨andert. PSpice: 2 Schaltverhalten

2.5 Schaltverhalten

37

UE(t) UF 100

300

t/ns

UR Upn(t) 0,7V

t

t

t

t

UR tS,1

ID(t)

tS,2

ID,MAX t IF

D1

D2

t

t

t

IR Abb. 2.16. Strom- und Spannungsverl¨ aufe bei der Gleichrichterschaltung aus Abb. 2.14

3 Bipolartransistor

3.1 Formelsammlung Transfers¨ attigungsstrom IS =

A q DnB nB0 xB

(3.1)

Transistor im normalen Verst¨ arkerbetrieb Kollektorstrom (ohne Ber¨ ucksichtigung des Early-Effektes)

q

 UBE − 1 IC = IS exp kT Kollektorstrom (unter Ber¨ ucksichtigung des Early-Effektes) 

q

 UBC IC (UBC ) = IS exp UBE − 1 1 − kT UAN Basisstrom IB =

(3.2)

(3.3)

q

 IS exp UBE − 1 BN kT

(3.4)

IC DnB NDE LpE = IB DpE NAB xB

(3.5)

Stromverst¨ arkung BN =

Transistor im inversen Verst¨ arkerbetrieb Emitterstrom

q

 UBC − 1 IE = IS exp kT

(3.6)

q

 IS exp UBC − 1 BI kT

(3.7)

Basisstrom IB =

40

3 Bipolartransistor

Stromverst¨ arkung BI =

IE DnB NDC LpC = IB DpC NAB xB

(3.8)

Kleinsignalgr¨ oßen im normalen Verst¨ arkerbetrieb Steilheit gm =

q IC,A kT

(3.9)

Kleinsignalstromverst¨ arkung βN ≈ BN

(3.10)

Eingangsleitwert gπ =

1 gm IC,A = = rπ βN βN UT

(3.11)

g0 =

1 IC,A = r0 UAN + UCE,A

(3.12)

Ausgangsleitwert

¨ Kapazit¨ at des Basis-Emitter-Ubergangs (Diffusionskapazit¨at) CBE = τN gm

(3.13)

¨ Kapazit¨ at des Basis-Kollektor-Ubergangs (Sperrschichtkapazit¨at)  CBC = Cj0,BC

UBC,A 1− Φi,BC

−MBC (3.14)

¨ (Bei einem abrupten Basis-Kollektor-Ubergang ist der Kapazit¨atskoeffizient MBC = 1/2. Damit ergibt sich f¨ ur CBC nach Umformungen eine analoge Be¨ ziehung wie f¨ ur die Sperrschichtkapazit¨ at der Diode mit abruptem pn-Ubergang). Transitfrequenz ωT =

gm CBE + CBC

(3.15)

3.2 Verst¨ andnisfragen zum Bipolartransistor

41

3.2 Verst¨ andnisfragen zum Bipolartransistor Aufgabenstellung a. Erkl¨ aren Sie, warum bei der Ableitung der Transistorgleichungen der Minorit¨ atstr¨agerverteilung in der Basis eine besondere Bedeutung zukommt. Skizzieren Sie diese Verteilung jeweils f¨ ur den Normalbetrieb, den S¨ attigungsbetrieb und den Inversbetrieb. b. Erkl¨ aren Sie die Verst¨ arkerwirkung des Bipolartransistors, d.h. beschreiben Sie die physikalischen Effekte, die dazu f¨ uhren, dass mit einem kleinen Basisstrom ein großer Kollektorstrom gesteuert werden kann. c. L¨ asst sich ein Bipolartransistor, der aus zwei gegeneinander geschalteten ¨ pn-Uberg¨ angen besteht, durch zwei entsprechend verschaltete, einzelne pn-Dioden (Abb. 3.1) nachbilden? B E

C

Abb. 3.1. Nachbildung eines Bipolartransistors durch zwei gegeneinander geschaltete pn-Dioden

d. Erkl¨ aren Sie die Funktionsweise eines pnp-Transistors mit Hilfe des B¨ anderdiagramms. e. Aus dem in Abb. 3.2 dargestellten Ausgangskennlinienfeld eines Bipolartransistors ist zu erkennen, dass der Kollektorstrom mit steigender Kollektor-Emitter-Spannung leicht ansteigt. Dieser i.d.R. unerw¨ unschte Effekt wird Early-Effekt genannt. Nennen Sie die physikalische Ursache f¨ ur diesen Effekt. Wie wirkt sich der Early-Effekt auf den Ausgangswiderstand des Transistors aus? Bestimmen Sie die Early-Spannung UAN aus dem Ausgangskennlinienfeld. Wie m¨ ussen die Dotierungen von Basis und Kollektor im Verh¨altnis zueinander gew¨ ahlt werden, um die Auswirkungen des Early-Effektes m¨ oglichst gering zu halten? PSpice: 3 BJT-Ausgangskennlinie

42

3 Bipolartransistor IC IB= 30 mA

mA 5

IB= 20 mA IB= 10 mA

0

10

UCE 20

V

Abb. 3.2. Ausgangskennlinienfeld eines Bipolartransistors

f. Bei realen Transistoren ist die Stromverst¨arkung BN nicht konstant, angig. Skizzieren Sie den Verlauf sondern u.a. vom Kollektorstrom IC abh¨ unde f¨ ur die Abweichungen vom BN = f (IC ) und nennen Sie die Gr¨ idealen Verhalten. g. Was ist die physikalische Ursache daf¨ ur, dass bei einem Transistor ein bestimmter Wert der Sperrspannung UBC nicht u ¨berschritten werden darf?

L¨ osung zu a. Ladungstr¨ agerverteilung in der Basis

2.2.1

3.2.1

¨ Allgemein l¨ asst sich an einem pn-Ubergang der Strom aus den Steigungen der Minorit¨ atsladungstr¨ agerdichten an den R¨andern der Raumladungszone berechnen. Um also z.B. bei einem npn-Transistor den Kollektorstrom zu bestimmen, der im Wesentlichen von Elektronen getragen wird, muss die Steigung der Elektronendichte am basisseitigen Rand der Basis-KollektorRaumladungszone betrachtet werden. Der Verlauf der Minorit¨atstr¨agerdichte in der Basis, im Fall des npn-Transistors also der der Elektronen, ergibt ¨ sich dabei aus folgenden Uberlegungen: Die Ladungstr¨agerdichten an den R¨ andern einer Raumladungszone h¨ angen u ¨ber eine Exponentialfunktion von ¨ der am Ubergang angelegten Spannung ab. Ist der Transistor also im Nor¨ malbetrieb (UBE > 0, UBC < 0), so liegt am Basis-Emitter-Ubergang eine positive Spannung und die Elektronendichte am basisseitigen Rand der Basis¨ Emitter-Raumladungszone ist entsprechend hoch. Ahnliches gilt f¨ ur den Basis¨ Kollektor-Ubergang, an dem jedoch eine negative Spannung anliegt. Die Elektronendichte am basisseitigen Rand der Basis-Kollektor-Raumladungszone ist daher entsprechend gering. Da die Basis bei einem Bipolartransistor in der Regel sehr kurz ist, kann die Rekombination innerhalb der Basis vernachl¨assigt und die Elektronenverteilung in der Basis durch eine Gerade angen¨ahert werden, deren Steigung ein Maß f¨ ur den Kollektorstrom ist. Tr¨agt man nun die Minorit¨ atsladungstr¨ ager in der Basis eines Transistors f¨ ur die verschiedenen Betriebsarten, d.h. Normalbetrieb (UBE > 0, UBC < 0), S¨attigungsbetrieb (UBE > 0, UBC > 0) und Inversbetrieb (UBE < 0, UBC > 0) auf, ergeben

3.2 Verst¨ andnisfragen zum Bipolartransistor

43

sich die in Abb. 3.3 gezeigten Verl¨ aufe. Abh¨ angig von den an den Transistor angelegten Spannungen ¨ andert sich also die Minorit¨atsladungstr¨agerverteilung in der Basis und damit auch der Kollektorstrom. S.m.i.L.E: 3.2 BJT-Kennlinienfeld

~e

np0

ü

nB

ü ý

UBE

np Steigung ~ IC

UBE

~e

np0

0

xB

x

np

nB

ü

üý UBC ü ~e

ü ý

np

nB

üý UBC ü ~e

np0

0

xB

x

0

xB

x

Abb. 3.3. Minorit¨ atstr¨ agerverteilung in der Basis eines npn-Transistors im Normalbetrieb (links), S¨ attigungsbetrieb (mitte) und Inversbetrieb (rechts). Der Kollektorstrom ist jeweils proportional der Steigung der Elektronenverteilung in der Basis

L¨ osung zu b. Stromverst¨ arkung Die Verst¨ arkerwirkung eines Bipolartransistors, z.B. eines npn-Transistors, beruht auf der Tatsache, dass im Normalbetrieb (UBE > 0, UBC < 0) die Steigung der Minorit¨ atstr¨ agerverteilung in der Basis und damit der Kollektorstrom sehr groß ist (vgl. Teilaufgabe a.). Je kleiner die Basisweite xB ist, desto gr¨ oßer wird unter sonst gleichen Bedingungen der Kollektorstrom und damit auch die Stromverst¨ arkung. Umgekehrt verringert sich die Verst¨arkeroßert wird. wirkung, wenn die Basisweite xB vergr¨ Die wesentlichen Stromanteile eines npn-Transistors in Normalbetrieb sind ¨ in Abb. 3.4 dargestellt. Uber den in Durchlassrichtung gepolten Basis-Emitter¨ Ubergang diffundieren zum einen L¨ ocher von der Basis in den Emitter (kleiner Pfeil) und zum anderen Elektronen von dem Emitter in die Basis (großer Pfeil). Ersteres ist Ursache f¨ ur den relativ kleinen Basisstrom IB , letzteres liefert den Kollektorstrom, der wegen der in Teilaufgabe a. beschriebenen Mechanismen sehr große Werte annehmen kann. S.m.i.L.E: 3.1 Bipolartransistor L¨ osung zu c. Diodennachbildung Nein. Begr¨ undung: Das in Teilaufgabe a. behandelte Funktionsprinzip des Bipolartransistors setzt voraus, dass die in die Basis injizierten Ladungstr¨ ager durch diese hindurchdiffundieren, ohne zu rekombinieren. Bei der in

44

3 Bipolartransistor UBE=0,7V

IB>0 Diffusion

IE0

Rek. Diffusion

n-Emitter

p-Basis

n-Kollektor

UCE=5V

Abb. 3.4. npn-Transistor im Normalbetrieb. Durch Anlegen einer positiven Basis¨ Emitter-Spannung geht der Basis-Emitter-Ubergang in Durchlassrichtung und es fließen Ladungstr¨ ager durch den Transistor

Abb. 3.1 gezeigten Anordnung rekombinieren die vom Emitter injizierten Ladungstr¨ ager jedoch entweder bereits innerhalb der Basis-Emitter-Diode oder aber an dem Metallkontakt, mit dem die beiden Basisgebiete verbunden sind. Es gelangen also keine Elektronen vom Emitter in den Kollektor; der Transistoreffekt stellt sich nicht ein. L¨ osung zu d. B¨ anderdiagramm Nach Anwendung der im Lehrbuch, Abschn. 2.4.1 beschriebenen Konstruktionsregeln erh¨ alt man das in Abb. 3.5 (links) gezeigte B¨anderdiagramm f¨ ur einen pnp-Transistor bei UBE = 0 V und UCE < 0 V. Entsprechend verlaufen die Ferminiveaus WF,E im Emitter und WF,B in der Basis auf einem Niveau; das Ferminiveau WF,C im Kollektor ist um −q UCE angehoben. Da die Ladungstr¨ ager stets versuchen, den Zustand niedrigster Energie anzunehmen, streben Elektronen im B¨ anderdiagramm nach unten und L¨ocher nach oben. Deutlich ist zu erkennen, dass in dem dargestellten Fall der Basis-Emitter¨ Ubergang eine Potenzialbarriere darstellt, die verhindert, dass L¨ocher vom Emitter durch die Basis in den energetisch niedriger gelegenen Kollektor gelangen k¨ onnen, d.h. der Transistor sperrt. Wird nun eine negative Spannung an die Basis gegen¨ uber dem Emitter angelegt (Abb. 3.5, rechts), so verschiebt sich das Ferminiveau WF,B in der Basis um −q UBE nach oben und die Potenzialbarriere verringert sich, so dass nun L¨ ocher vom Emitter in den Kollektor gelangen k¨onnen, d.h. der Transistor leitet. S.m.i.L.E: 3.4 Bipolartransistor

3.2 Verst¨ andnisfragen zum Bipolartransistor W

W

WC

45 WC

WF,C

-q UCE

WV WF,E

WV

-q UCE

-q UBE

WF,B

Emitter

Kollektor

Basis

Emitter

Kollektor

Basis

x

x

Abb. 3.5. Linke Bildh¨ alfte: B¨ anderdiagramm des pnp-Transistors bei UBE = 0 V und UCE < 0 V. Die Potenzialbarriere zwischen Emitter und Basis verhindert, dass sich L¨ ocher vom Emitter zum Kollektor bewegen k¨ onnen. Rechte Bildh¨ alfte: Durch Anlegen einer Spannung UBE < 0 V wird die Potenzialbarriere verkleinert und die L¨ ocher aus dem Emitter k¨ onnen u ¨ber die Basis in den Kollektor gelangen

L¨ osung zu e. Early-Effekt Die Ursache f¨ ur den Early-Effekt ist die sog. Basisweitenmodulation. Dies ¨ ¨ bedeutet, dass eine Anderung der u an¨ber dem Basis-Kollektor-Ubergang ¨ liegenden Sperrspannung zu einer Anderung der Weite der Basis-Kollektor¨ Raumladungszone und damit zu einer Anderung der effektiven Basisweite uhrt (Abb. 3.6). Dadurch a ndert sich die Steigung der Ladungstr¨agerxB f¨ ¨ verteilung in der Basis und somit auch der zu dieser Steigung proportionale Kollektorstrom. Basis-Kollektor-Raumladungszone

E

C

B

E

nB

-xE 0

C

B nB

xB

x UBC=0

-xE 0

xB

x UBC UT h und UGS − UT h > UDS )   U2 IDS = βn (UGS − UT h ) UDS − DS 2

(4.2)

S¨ attigungsbereich (UGS > UT h und UGS − UT h ≤ UDS ) βn 2 (UGS − UT h ) 2 Verst¨ arkungsfaktor des Transistors w w  βn = Cox μn = kn l l IDS =

(4.3)

(4.4)

Stromgleichungen des p-Kanal MOSFET Widerstandsbereich (|UGS | > |UT h | und |UGS − UT h | > |UDS |)   2 UDS IDS = −βp (UGS − UT h ) UDS − 2

(4.5)

S¨ attigungsbereich (|UGS | > |UT h | und |UGS − UT h | ≤ |UDS |) βp 2 (UGS − UT h ) 2 Verst¨ arkungsfaktor des Transistors w w  βp = Cox μp = kp l l IDS = −

(4.6)

(4.7)

62

4 Feldeffekttransistor

Schaltzeiten bei kapazitiver Last n-Kanal MOSFET tf ≈ 3

CL βn UB

(4.8)

tr ≈ 3

CL βp UB

(4.9)

p-Kanal MOSFET

Kleinsignalparameter des MOSFET im S¨ attigungsbereich

Steilheit gm =

2IDS,A βn (1 + λUDS,A )

(4.10)

Ausgangsleitwert g0 =

1 IDS,A = r0 UDS,A + 1/λ

(4.11)

1 =0 rπ

(4.12)

Eingangsleitwert gπ = Gate-Kapazit¨ aten CGS =

2 Cox 3

und CGD = CGB = 0

(4.13)

4.2 Verst¨ andnisfragen zum Feldeffekttransistor Aufgabenstellung a. Erkl¨ aren Sie die Begriffe Verarmung und Inversion anhand des B¨anderdiagramms einer MOS-Struktur. b. Erkl¨ aren Sie die Funktionsweise des MOSFET mit Hilfe des B¨anderdiagramms. c. Wie ist die Einsatzspannung UT h definiert? d. Was versteht man unter dem Pinch-Off- oder Abschn¨ ureffekt beim MOSFET? e. Die Stromgleichungen (4.3) bzw. (4.6) ergeben theoretisch horizontal verlaufende Ausgangskennlinien im S¨ attigungsbereich. Bei realen MOSFET jedoch haben die Ausgangskennlinien eine von null verschiedene Steigung. Nennen Sie die physikalische Ursache f¨ ur dieses Verhalten.

4.2 Verst¨ andnisfragen zum Feldeffekttransistor

63

f. Eine Speicherzeit wie beim Bipolartransistor gibt es bei Feldeffekttransistoren nicht. Begr¨ unden Sie diese Aussage. g. Was ist das charakteristische Merkmal eines Verarmungstransistors? h. Welche Auswirkungen sind zu erwarten, wenn bei einem Feldeffekttransistor die Drain- und Source-Anschl¨ usse miteinander vertauscht werden?

L¨ osung zu a. Verarmung, Inversion In Abb. 4.1 ist eine einfache MOS-Struktur mit p-dotiertem Halbleiter sowie das zugeh¨ orige B¨ anderdiagramm unter Vernachl¨assigung der Kontaktspannungen an den ¨ außeren Anschl¨ ussen gezeigt. Ist die von außen angelegte Gatespannung UGB gleich null, so liegen die Ferminiveaus der unterschiedlichen Materialien auf einem Niveau. Gate

p-Halbleiter

Oxid

-dox x=0

UGB=0 W WC WF,M

WF,HL WV

Abb. 4.1. MOS-Struktur und zugeh¨ origes B¨ anderdiagramm. Wird von außen keine Spannung angelegt, verlaufen die B¨ ander horizontal

Ist die Spannung UGB > 0, so wandern die L¨ocher in dem p-Halbleiter nach rechts in Richtung des negativen Pols der Spannungsquelle. Dadurch entsteht ein von L¨ ochern ausger¨ aumtes Gebiet im Bereich der Grenzschicht Oxid-Halbleiter und damit eine Raumladungszone aufgrund der ortsfesten, ionisierten Dotieratome. Die von außen an die MOS-Struktur angelegte Spanallt zum Teil u nung UGB f¨ ¨ber dem isolierenden Oxid und zum Teil u ¨ber der Raumladungszone ab. ¨ Die Darstellung im B¨ anderdiagramm ergibt sich durch folgende Uberlegungen. Zum einen fließt kein Strom durch die Struktur, so dass sich diese im thermodynamischen Gleichgewicht befindet und die Ferminiveaus in den

4.4.1

64

einzelnen Gebieten jeweils horizontal verlaufen. Zum anderen verschieben sich durch das Anlegen einer Spannung U an ein Gebiet die Bandkanten in diesem Bereich gem¨ aß ΔWF = −qU , so dass sich schließlich der in Abb. 4.2 (linke Bildh¨ alfte) gezeigte Verlauf ergibt, bei dem das Valenz- und das Leitungsband nach unten verbogen sind. Man erkennt deutlich, dass sich dadurch insbesondere der Abstand von dem Valenzband WV zu dem Ferminiveau WF,HL am linken Rand des Halbleiters vergr¨ oßert, was gem¨aß (1.3) gleichbedeutend ist mit einer starken Abnahme der L¨ ocherdichte in diesem Bereich und damit dem oben beschriebenen Entstehen der Raumladungszone. Diesen Zustand der MOS-Struktur bezeichnet man als Verarmung. Inversionsladung B

B

G

ü ý

ü

ü ý

ü

G

Raumladungszone

Raumladungszone

-q UGB

UGB>0

UGB>0

W

W

WF,M

Inversionsladung

WC

WC

WF,HL WV

WF,HL WV

-q UGB

WF,M ü ý

Raumladungszone

ü

ü ý

ü

1.3.4

4 Feldeffekttransistor

Raumladungszone

Abb. 4.2. Linke Bildh¨ alfte: Durch Anlegen einer Spannung UGB > 0 V werden die L¨ ocher von der Oxidschicht weggedr¨ angt. Es entsteht eine Raumladungszone und die MOS-Struktur gelangt in den Zustand der Verarmung. Rechte Bildh¨ alfte: Ist die Spannung UGB groß genug, wird die Bandverbiegung so stark, dass sich der Halbleiter in der N¨ ahe des Oxids wie ein n-Halbleiter verh¨ alt. Die MOS-Struktur befindet sich im Zustand der Inversion

Mit zunehmender Gatespannung wird die beschriebene Bandverbiegung immer st¨ arker, bis schließlich die Leitungsbandkante WC am linken Rand des Halbleiters in die N¨ ahe des Ferminiveaus r¨ uckt (Abb. 4.2, rechte Bildh¨alfte). Damit nimmt nach (1.1) gleichzeitig auch die Elektronendichte am linken Rand des p-Halbleiters stark zu, so dass dieser sich praktisch wie ein nHalbleiter verh¨ alt. Man spricht in diesem Fall auch von der Inversion des Halbleiters. Die Inversionsladung an der Grenzschicht zwischen Oxid und Halbleiter bildet den leitenden Kanal bei einem MOSFET. S.m.i.L.E: 4.4 MOS-Struktur u. 4.4 B¨anderdiagramm, MOS-Struktur

4.2 Verst¨ andnisfragen zum Feldeffekttransistor

65

L¨ osung zu b. Funktionsweise des MOSFET Erg¨ anzt man die MOS-Struktur aus Teilaufgabe a. durch jeweils ein ndotiertes Source- und Drain-Gebiet, so erh¨ alt man einen MOS-Feldeffekttransistor oder kurz MOSFET (Abb. 4.3). Die zugeh¨origen B¨anderdiagramme in der Ebene direkt unterhalb des Oxids (entlang der y-Achse) sind f¨ ur UDS > 0 und die F¨ alle UGS = 0 bzw. UGS > 0 in Abb. 4.4 gezeigt. Metall Oxid Drain D

Gate G Source S

n

4.4.3

y

n p -Halbleiter Bulk B

Abb. 4.3. Schnittbild eines n-Kanal MOSFET

UGS=0

W

UGS>0

W

WFB WFB WC

WC -q UDS Source

Bulk

Drain

WV

Source

Bulk

Drain

WV

y

Abb. 4.4. B¨ anderdiagramm des MOSFET in der Ebene direkt unterhalb des Oxids mit UGS = 0 V (links) und mit UGS > 0 V (rechts)

Man erkennt deutlich, dass f¨ ur UGS = 0 die in dem Source-Gebiet befindlichen Elektronen nicht in das Drain-Gebiet gelangen k¨onnen, da zwischen beiden Gebieten eine Potenzialbarriere liegt (Abb. 4.4, linke Bildh¨alfte). Erst durch das Anlegen einer hinreichend großen Spannung UGS an das Gate verringert sich die Barriere aufgrund der Bandverbiegung (vgl. Teilaufgabe a.) und die Elektronen k¨ onnen in die energiem¨aßig niedriger gelegene DrainElektrode gelangen (Abb. 4.4, rechte Bildh¨ alfte). S.m.i.L.E: 4.4 B¨anderdiagramm, FET

y

66

4 Feldeffekttransistor

L¨ osung zu c. Einsatzspannung

4.1.1

Damit zwischen Source- und Drain-Anschluss eines Feldeffekttransistors Strom fließen kann, muss sich an der Grenzschicht zwischen Oxid und Halbleiter ein aus Inversionsladungen bestehender, leitender Kanal bilden. Dies wird durch das Anlegen einer hinreichend großen Gate-Source Spannung UGS erreicht, was zu einer Bandverbiegung im Halbleiter und schließlich zur Bildung einer Inversionsschicht f¨ uhrt (vgl. Teilaufgabe a.). Die Einsatzspannung UT h ist die Gate-Source Spannung, bei der die Dichte der Inversionsschichtladung gleich der Gleichgewichtsdichte der Majorit¨ atsladungstr¨ager im Halbleiter ist. Dies ist der Fall, wenn die Gate-Source Spannung UGS und damit die Bandverbiegung so groß ist, dass der Abstand zwischen der dem Ferminiveau WF,HL und der Leitungsbandkante WC an der Grenzschicht zwischen Oxid und Halbleiter so groß ist wie der Abstand zwischen dem Ferminiveau WF,HL und der Valenzbandkante WV im neutralen Halbleiter. Ist die Gate-Source Spannung kleiner als die Einsatzspannung, ist die Inversionsschichtladung sehr klein und es fließt praktisch kein Strom durch den Transistor, erst f¨ ur Spannungen UGS > UT h fließt ein nennenswerter Strom. L¨ osung zu d. Pinch-Off-Effekt

4.2.2

Durch die Drain-Source-Spannung kommt es zu einem elektrischen Feld entlang des leitenden Kanals unterhalb des Oxids. Dieses ortsabh¨angige Feld f¨ uhrt zu einer ortsabh¨ angigen Geschwindigkeit vn (y) der Ladungstr¨ager im Kanal und damit auch zu einer sich ¨ andernden Ladungstr¨agerdichte σn (y). Die Ladungstr¨ agergeschwindigkeit nimmt dabei vom sourceseitigen Ende des Kanals zum drainseitigen Ende hin wegen des gr¨ oßer werdenden Feldes best¨andig zu. Da der Strom entlang des Kanals jedoch konstant ist, muss die Ladungstr¨ agerdichte entlang des Kanals entsprechend abnehmen. F¨ ur große Spannunagerdichte am drainseitigen Rand das Kanals gen UDS kann die Ladungstr¨ theoretisch sogar null werden. Man spricht in diesem Fall auch vom PinchOff oder Abschn¨ uren des Kanals. Die Spannung UDS , bei der die Kanalabschn¨ urung auftritt, bezeichnet man als S¨ attigungsspannung UDS,sat . Eine weiuhrt dann in erster N¨aherung zu keiner tere Erh¨ ohung der Spannung UDS f¨ weiteren Zunahme des Stromes IDS , so dass man im S¨attigungsbereich horizontal verlaufende Ausgangskennlinien erh¨ alt. S.m.i.L.E: 4.2 FET-Kennlinienfeld

L¨ osung zu e. Kanall¨ angenmodulation

4.2.4

Die Ursache f¨ ur die bei realen MOSFET auftretende, von null verschiedene Steigung der Ausgangskennlinien im S¨ attigungsbereich ist die Kanall¨angenmodulation: Erh¨ oht man die Spannung UDS u ¨ber den Wert UDS,sat hinaus,

4.2 Verst¨ andnisfragen zum Feldeffekttransistor

67

tritt der Effekt der Kanalabschn¨ urung (Pinch-Off) bereits an einer Stelle l vor dem Drain-Gebiet auf (Abb. 4.5). Hierdurch verringert sich die effektive Kanall¨ ange l und der Strom IDS steigt an. S.m.i.L.E: 4.2 FET-Kennlinienfeld

Abschnürpunkt

2V 0V S

5V

G

D

n

n n-Kanal p y=0

l

l

Abb. 4.5. F¨ ur UDS ≥ UDS,sat verschiebt sich der Abschn¨ urpunkt zum sourceseitigen Ende des Kanals, was einer Verk¨ urzung der effektiven Kanall¨ ange entspricht

L¨ osung zu f. Speicherzeit Die Funktion des Bipolartransistors beruht darauf, dass im eingeschalteten Zustand Ladungstr¨ ager in die Basis injiziert werden. Abh¨angig von der Betriebsart wird die Basis dabei mehr oder weniger stark von Ladungstr¨agern u ¨berschwemmt. Beim Abschalten des Transistors muss diese Ladung wieder ausger¨ aumt werden, was aufgrund der dazu n¨otigen Speicherzeit das Schaltverhalten wesentlich beeinflusst (vgl. Abschn. 3.5). Bei Feldeffekttransistoren hingegen wird der Stromfluss in dem leitenden Kanal mit Hilfe eines elektrischen Feldes gesteuert. Da der leitende Kanal bei ¨ einer Anderung des elektrischen Feldes mit sehr kleinen Zeitkonstanten umgeladen werden kann, treten Speichereffekte praktisch nicht auf. Das Schaltverhalten von Feldeffekttransistoren wird daher im Wesentlichen durch die zu schaltende Last bestimmt.

3.3.2

4.3.2

L¨ osung zu g. Verarmungstransistor Verarmungstransistoren sind selbstleitende Transistoren, d.h. bei einer GateSource-Spannung von UGS = 0 V existiert bereits ein leitender Kanal, so dass ein Strom durch den Transistor fließen kann. Bei selbstleitenden n-Kanal Feldeffekttransistoren ist die Einsatzspannung UT h daher negativ und bei selbstleitenden p-Kanal Feldeffekttransistoren positiv. Die Einsatzspannung kann dabei durch die St¨ arke der Dotierung des Bulk-Materials im Bereich des Kanalgebietes eingestellt werden.

4.1.3

68

4 Feldeffekttransistor

L¨ osung zu h. Vertauschung von Drain und Source

4.1.1

Feldeffekttransistoren in integrierten Schaltungen sind in der Regel symmetrisch aufgebaut (vgl. Abb. 4.3), wobei der Bulk-Anschluss auf ein Potenzial gelegt wird, bei dem gew¨ ahrleistet ist, dass der Source-Bulk- und der ¨ Drain-Bulk-Ubergang stets in Sperrrichtung gepolt sind, um das Fließen unerw¨ unschter Substratstr¨ ome zu verhindern. Welche der Elektroden Source und welche Drain ist, ist dadurch definiert, dass die den leitenden Kanal bildenden Ladungstr¨ ager aus der Source-Elektrode (Quelle) stammen und sich dann zur Drain-Elektrode (Abfluss) hin bewegen. Bei einem n-Kanal MOSFET liegt die Source-Elektrode gegen¨ uber der Drain-Elektrode daher auf dem niedrigeren Potenzial. Das Vertauschen von Drain- und Source-Anschluss hat in diesem Fall also keine Auswirkungen. Bei diskreten Bauelementen hingegen ist der Source-Anschluss oft mit dem Bulk-Anschluss elektrisch verbunden, damit - bei richtigem Anschluss ¨ des Bauelementes - der pn-Ubergang zwischen Source und Bulk nicht in Durchlasspolung gelangen kann. Vertauscht man bei einem solchen Transistor den Source- und den Drain-Anschluss, so liegt das Substrat auf dem DrainPotenzial und es kann ein Substratstrom fließen.

4.3 n-Kanal MOSFET Aufgabenstellung Gegeben sei die in Abb. 4.6 gezeigte Schaltung mit UB = 12 V, Ue = 5 V, RD = 3 kΩ und RS = 1 kΩ. Der Feldeffekttransistor habe folgende Daten: • • • •

Verst¨ arkungsfaktor des Prozesses: kn = 20 μAV−2 , Dicke der Oxidschicht (SiO2 ): dox = 20 nm, Kanalweite: w = 20 μm, Kanall¨ ange: l = 1 μm, Einsatzspannung: UT h = 1, 0 V.

Der Effekt der Kanall¨ angenmodulation ist zu vernachl¨assigen. D IDS G

RD

B S

Ue

RS

UB

Abb. 4.6. Einfache Schaltung mit einem Feldeffekttransistor. Gesucht ist der Arbeitspunkt und das Kleinsignalersatzschaltbild des Transistors

4.3 n-Kanal MOSFET

69

a. Verbinden Sie den offenen Bulkanschluss (B) in geeigneter Weise mit der Schaltung, so dass kein unerw¨ unschter Substratstrom zwischen der Source- bzw. der Drain-Elektrode und dem Substrat fließen kann. b. Berechnen Sie die Ladungstr¨ agerbeweglichkeit im Kanal des MOSFET. c. Bestimmen Sie den Arbeitspunkt (UGS , IDS , UDS ) des Transistors. d. Zeichnen Sie das Kleinsignalersatzschaltbild des Transistors im Arbeitspunkt und bestimmen Sie die Werte der darin enthaltenen Elemente.

L¨ osung zu a. Substratanschluss Damit kein unerw¨ unschter Substratstrom zwischen der Source- bzw. der Drain-Elektrode und dem Substrat fließen kann, muss sichergestellt sein, dass ¨ die beiden pn-Uberg¨ ange des MOSFET nicht in Durchlassrichtung gepolt werden. Bei einem n-Kanal MOSFET verbindet man daher den Substratanschluss entweder mit dem Source-Anschluss oder mit dem niedrigsten in der Schaltung vorkommenden Potenzial (in diesem Fall mit dem Massepotenzial).

4.1.1

L¨ osung zu b. Ladungstr¨ agerbeweglichkeit Die Ladungstr¨ agerbeweglichkeit im Kanal kann direkt aus der Beziehung (4.4)  βn = Cox μn

w w = kn l l

(4.14)

berechnet werden. Dazu bestimmen wir zun¨achst mittels (4.1) die fl¨achen bezogene Oxidkapazit¨ at Cox . Mit εox = 3, 9 (relative Dielektrizit¨atszahl von SiO2 ) ergibt sich  Cox

1 = εox ε0 = 1, 73 × 10−3 AsV−1 m−2 . dox

4.2.1 (4.15)

Durch Umstellen von (4.14) erhalten wir die Ladungstr¨agerbeweglichkeit im Kanal des MOSFET μn =

kn  Cox

= 1, 16 × 10−2 m2 V−1 s−1 .

(4.16)

L¨ osung zu c. Arbeitspunkt Die Bestimmung des Arbeitspunktes erfolgt durch Aufstellung der Maschenund Knotengleichungen der Schaltung sowie mit Hilfe der Stromgleichung des

70

4 Feldeffekttransistor

Transistors. Da die Betriebsart des Transistors aus der Aufgabenstellung nicht hervorgeht, muss zun¨ achst eine sinnvolle Annahme getroffen und diese sp¨ater best¨ atigt werden. In diesem Fall ist es zweckm¨aßig, davon auszugehen, dass der Transistor in der S¨ attigung arbeitet, da nur hier ein Verst¨arkerbetrieb m¨ oglich ist. Damit wird nach (4.3) der Strom 4.2.2 IDS =

βn 2 (UGS − UT h ) 2

(4.17)

und der Verst¨ arkungsfaktor des Transistors ergibt sich gem¨aß (4.4) zu w = 0, 4 mAV−2 . l

βn = kn

(4.18)

Durch Anwendung der Maschenregel auf die Schaltung erhalten wir f¨ ur die Gate-Source-Spannung die Beziehung UGS = Ue − IDS RS .

(4.19)

Einsetzen von (4.19) in (4.17) und anschließendes Umstellen f¨ uhrt auf die quadratische Gleichung   2 1 (Ue − UT h )2 2 =0. (4.20) IDS − IDS 2 (Ue − UT h )RS + + RS βn RS2 Einsetzen der Zahlenwerte ergibt die Beziehung 2 − IDS × 13 mA + (4 mA)2 = 0 IDS

(4.21)

mit den beiden L¨ osungen IDS,1 = 11, 6 mA

und IDS,2 = 1, 38 mA .

(4.22)

uhrt jedoch zu einem Widerspruch, denn Die erste L¨ osung IDS = 11, 6 mA f¨ sie w¨ urde gem¨ aß (4.19) zu einer Gate-Source-Spannung von UGS = −6, 6 V uhren. Dies wiederum w¨ urde bedeuten, dass der und somit zu UGS < UT h f¨ MOSFET sperrt, d.h. IDS = 0 A sein muss. Die zweite L¨osung IDS = 1, 38 mA

(4.23)

hingegen f¨ uhrt auf eine Gate-Source-Spannung von UGS = Ue − IDS RS = 3, 62 V

(4.24)

und eine Drain-Source-Spannung von UDS = UB − IDS (RD + RS ) = 6, 48 V .

(4.25)

4.3 n-Kanal MOSFET

71

Diese L¨ osung f¨ uhrt zu keinem Widerspruch, so dass wir jetzt nur noch pr¨ ufen m¨ ussen, ob die oben getroffene Annahme, dass der Transistor in S¨attigung arbeitet, erf¨ ullt ist. Es gilt offensichtlich die Ungleichung 0 < UGS − UT h ≤ atigt. UDS , so dass sich die Annahme best¨ H¨ atte man zu Beginn die Annahme getroffen, dass der MOSFET im Widerstandsbereich arbeitet, so h¨ atte die Rechnung zu keiner sinnvollen L¨osung gef¨ uhrt, woraus man den Schluss h¨ atte ziehen m¨ ussen, dass diese Annahme falsch ist. S.m.i.L.E: 4.2 FET-Kennlinienfeld

L¨ osung zu d. Kleinsignalersatzschaltbild Die Kleinsignalersatzschaltung des MOSFET (vgl. Lehrbuch, Abschn. 4.3.3) ist in Abbildung 4.7 gezeigt. Zur u agigen Berechnung des Kleinsignal¨berschl¨ CGD

G uGS

D r0

CGS

uDS

gmuGS

S

S

Abb. 4.7. Vereinfachte Kleinsignalersatzschaltung des MOSFET, in der lediglich die Gate-Source- und die Gate-Drain-Kapazit¨ at ber¨ ucksichtigt sind

verhaltens des Transistors einschließlich des Frequenzverhaltens ist dieses Ersatzschaltbild ausreichend. Die darin enthaltenen Elemente k¨onnen mit Hilfe der Gleichungen (4.10) bis (4.13) berechnet werden. Dabei ist λ = 0 zu setzen, da der Effekt der Kanall¨ angenmodulation vernachl¨assigt werden soll. Mit IDS,A = 1, 38 mA und UDS,A = 6, 48 V ergibt sich:

Steilheit gm =

2IDS,A βn (1 + λUDS,A ) = 1, 05 mS ,

(4.26)

Ausgangswiderstand r0 =

1 UDS,A + 1/λ = =∞, g0 IDS,A

(4.27)

Gate-Kapazit¨ aten CGS =

2 Cox 3

und CGD = 0 .

(4.28)

4.3.1 4.3.3

72

4 Feldeffekttransistor

Die Oxidkapazit¨at Cox ergibt sich durch Multiplikation der fl¨achenbezogenen  mit der Fl¨ ache A = w l der Gate-Elektrode. Daraus folgt Oxidkapazit¨ at Cox schließlich 2  w l Cox 3 = 23 f F .

CGS =

(4.29)

PSpice: 4 n-Kanal-MOSFET In Tabelle 4.1 sind die Ergebnisse der Berechnung und der PSpice-Simulation einander gegen¨ ubergestellt. Die vom Simulator berechneten Kleinsignalparameter im Arbeitspunkt wurden der entsprechenden Ausgabedatei entnommen (Abschnitt Operating Point Information). Tabelle 4.1. Gegen¨ uberstellung der Ergebnisse aus Simulation und Berechnung IDS UGS UDS gm r0 CGS CGD

PSpice-Simulation 1, 42 mA 3, 58 V 6, 33 V 1, 10 mS 75 kΩ 23 f F 0

Berechnung 1, 38 mA 3, 62 V 6, 48 V 1, 05 mS ∞ 23 f F 0

Die berechneten Ergebnisse stimmen relativ gut mit dem Simulationsergebnissen u uck¨berein, wobei die Unterschiede im Wesentlichen darauf zur¨ zuf¨ uhren sind, dass bei der Berechnung die Kanall¨angenmodulation nicht ber¨ ucksichtigt wurde (λ = 0), w¨ ahrend bei der Simulation ein MOSFETModell mit λ = 0, 01 V−1 zum Einsatz kam.

4.4 MOS-Inverter Aufgabenstellung Gegeben sei der in Abb. 4.8 dargestellte MOS-Inverter mit dem Widerstand RL = 10 kΩ und der Betriebsspannung UB = 5 V. Die zu treibende Last sei CL = 1 pF. Der Transistor T1 habe folgende Daten: kn = 20 μAV−2 und UT h,1 = 1, 0 V. Der Effekt der Kanall¨ angenmodulation soll vernachl¨assigt werden.

4.4 MOS-Inverter

73

UB RL

Ue

T1

CL

Ua

Abb. 4.8. MOS-Inverter mit Arbeitswiderstand RL und Lastkapazit¨ at CL

a. Berechnen Sie die Ausgangsspannung Ua des Inverters im station¨aren Fall, wenn der Eingang auf Low-Pegel liegt (Ue,L = 0 V). Wie groß ist das ahlen, damit die Ausgangsspannung den Wert w/l -Verh¨ altnis von T1 zu w¨ Ua,L = 0, 25 V nicht u ¨berschreitet, wenn der Eingang auf High-Pegel liegt (Ue,H = 5 V)? b. Der Eingang des Inverters wird abrupt von High-Pegel auf Low-Pegel umgeschaltet. Berechnen Sie die Zeit tr , die verstreicht, bis die Ausgangsspannung von 0, 1 UB auf 0, 9 UB angestiegen ist. c. Der Eingang des Inverters wird nun von Low- auf High-Pegel umgeschaltet. Berechnen Sie die Zeit tf , in der die Ausgangsspannung von 0, 9 UB auf 0, 1 UB abf¨ allt. Hinweis: Vernachl¨ assigen Sie den Strom durch den uber dem durch den Transistor. Widerstand RL gegen¨ d. Widerst¨ ande beanspruchen in integrierten Schaltungen sehr viel Platz und lassen sich zudem nur mit großen Toleranzen herstellen. Man ersetzt daher i.d.R. den Widerstand RL durch einen Transistor. Eine Realisierungsm¨ oglichkeit, die ausschließlich mit n-Kanal Transistoren auskommt, ist in Abb. 4.9 gezeigt. In diesem Fall wird ein Verarmungstransistor verwendet, dessen Gate-Source-Spannung auf 0 V liegt. Der Transistor ist damit leitend und arbeitet als nichtlineare Last. Der Lasttransistor T2 habe folgende Daten: kn = 20 μAV−2 und UT h,2 = −3, 0 V. Wie groß ist ahlen, damit die Ausgangsspannung f¨ ur das w/l -Verh¨ altnis von T2 zu w¨ oßer als 0, 25 V wird, wenn T 1 gem¨aß Teilaufgabe Ue = Ue,H = 5 V nicht gr¨ a. dimensioniert wurde? UB T2

Ue

T1

CL

Ua

Abb. 4.9. MOS-Inverter mit Verarmungstransistor als aktive Last

74

4 Feldeffekttransistor

L¨ osung zu a. Ausgangsspannung F¨ ur den Fall, dass der Eingang auf Low-Pegel liegt, d.h. Ue = Ue,L = 0 V ist UGS,1 = Ue < UT h,1 und somit sperrt der Transistor T1 und der Ausgang der Schaltung geht auf High-Pegel. Die Ausgangsspannung Ua,H betr¨agt in diesem Fall (4.30) Ua,H = UB = 5 V .

4.2.2

Liegt die Eingangsspannung auf High-Pegel, d.h. Ue = Ue,H = 5 V, soll f¨ ur die Ausgangsspannung gelten Ua,L = UDS,1 ≤ 0, 25 V (Low-Pegel). Dazu muss der Transistor T1 so dimensioniert werden, dass im eingeschalteten Zustand ein hinreichend großer Strom fließt, so dass der Spannungsabfall u ¨ber RL entsprechend groß und demzufolge die Ausgangsspannung Ua entsprechend klein ist. F¨ ur den Transistor gilt in diesem Fall die Stromgleichung (4.2), da dieser wegen UGS,1 − UT h,1 > UDS,1 im Widerstandsbereich arbeitet. Da im station¨ aren Zustand die Str¨ ome durch den Transistor T1 und den Lastwiderstand RL gleich sind, ergibt sich   2 UDS,1 UB − UDS,1 = . (4.31) IDS,1 = βn,1 (UGS,1 − UT h,1 ) UDS,1 − 2 RL Mit UDS,1 = Ua,L und UGS,1 = Ue,H sowie (4.4) erhalten wir durch Umstellen w   = l T1

 kn RL (Ue,H

UB − Ua,L 2 Ua,L − UT h,1 ) Ua,L − 2

.

(4.32)

Einsetzen der Zahlenwerte in (4.32) ergibt schließlich das gesuchte w/l Verh¨ altnis von w  (4.33)  = 24, 5 . l T1 L¨ osung zu b. Anstiegszeit

4.3.2

Zum Ausschaltzeitpunkt t = 0 wird gem¨ aß Aufgabenstellung der Eingang des Inverters abrupt von High-Pegel auf Low-Pegel umgeschaltet. Vor dem Ausschaltzeitpunkt leitet der Transistor und gem¨aß Teilaufgabe a. betr¨agt die Ausgangsspannung Ua = Ua,L ≈ 0, 25 V. Zum Ausschaltzeitpunkt geht der Transistor in vernachl¨ assigbar kurzer Zeit in den sperrenden Zustand u ¨ber. Durch den Transistor fließt demnach kein Strom und die Kapazit¨at CL wird u ¨ber den Widerstand RL aufgeladen. Die Ausgangsspannung steigt daher exponentiell mit der Zeitkonstanten τ = RL CL von Ua,L auf Ua,H = UB an (Abb. 4.10). Die Ausgangsspannung w¨ ahrend des Aufladevorganges wird dabei durch die Funktion

4.4 MOS-Inverter

75

Ua UB 0,9 UB 0,1 UB Ua,L

t t0

tr

t1

Abb. 4.10. Zeitverlauf der Ausgangsspannung Ua w¨ ahrend des Aufladevorganges





t Ua (t) = Ua,L + (UB − Ua,L ) 1 − exp − τ

 (4.34)

beschrieben. Zum Zeitpunkt t0 erreicht die Ausgangsspannung den Wert 0, 1 UB und zum Zeitpunkt t1 erreicht Ua den Wert 0, 9 UB . Daraus folgt    t0 0, 1 UB = Ua,L + (UB − Ua,L ) 1 − exp − (4.35) τ sowie

   t1 . 0, 9 UB = Ua,L + (UB − Ua,L ) 1 − exp − τ

Umstellen nach t0 bzw. t1 ergibt   UB − Ua,L t0 = τ ln bzw. 0, 9 UB

 t1 = τ ln

UB − Ua,L 0, 1 UB

(4.36)  .

(4.37)

und wir erhalten schließlich f¨ ur die Anstiegszeit einen Wert von tr = t1 − t0 = τ ln 9 = RL CL ln 9 ≈ 22 ns .

(4.38)

L¨ osung zu c. Abfallzeit Da bei dem Entladevorgang der Strom durch den Widerstand RL vernachl¨ assigt werden soll, wird die Kapazit¨ at allein u ¨ber den Transistor entladen. Dies entspricht dem im Lehrbuch, Abschn. 4.3.2. gezeigten Fall und somit kann die Beziehung (4.8) zur Berechnung der Abfallzeit herangezogen werden. Es gilt demnach CL . (4.39) tf ≈ 3 βn UB Mit dem w/l -Verh¨ altnis aus Teilaufgabe a. erhalten wir w  βn = kn  = 490 μAV−2 l T1

(4.40)

4.3.2

76

4 Feldeffekttransistor

und damit tf ≈ 1, 22 ns .

(4.41)

Wir wollen nun noch u ufen, ob die Vernachl¨assigung des Stromes durch ¨berpr¨ den Widerstand zu einem nennenswerten Fehler bei der Bestimmung der Abfallzeit gef¨ uhrt hat. Dazu sch¨ atzen wir den jeweils maximalen Strom IT 1 bzw. ahrend des Entladevorganges durch den Transistor bzw. durch den WiIRL w¨ derstand ab und erhalten IT 1 =

βn 490 μAV−2 2 2 (UGS − UT h ) = (5 V − 1 V) = 3, 92 mA 2 2

(4.42)

bzw.

UB 5V = 0, 5 mA . (4.43) = RL 10 kΩ Der Strom durch den Widerstand ist f¨ ur die gegebene Schaltung also deutlich geringer als der durch den Transistor, so dass die Vernachl¨assigung sicher gerechtfertigt ist. IRL =

PSpice: 4 MOS-Inv ohmsche Last L¨ osung zu d. Verarmungstransistor als aktive Last Bei der Dimensionierung des Lasttransistors T2 wird von der in Abb. 4.9 dargestellten Schaltung mit Ue = Ue,H = 5 V und Ua = Ua,L = 0, 25 V ausgegangen. Wie bereits in Teilaufgabe a. gezeigt wurde, arbeitet der Schalttransistor 4.1.3 T1 unter den gegebenen Bedingungen im Widerstandsbereich, d.h. f¨ ur ihn gilt 10.2.1 die Stromgleichung (4.2). Da bei dem selbstleitenden Lasttransistor T2 Gate und Source miteinander verbunden sind, ist UGS,2 = 0 V. F¨ ur die Drain-Source-Spannung gilt UDS,2 = UB − Ua = 4, 75 V. Wegen UT h,2 = −3 V ist UGS,2 − UT h,2 < UDS,2 und somit attigung. Der Strom durch T2 berechnet sich daher mittels arbeitet T2 in der S¨ uhrt auf der Stromgleichung (4.3). Gleichsetzen der Str¨ome durch T1 und T2 f¨   2 UDS,1 βn,2 2 (UGS,2 − UT h,2 ) . (4.44) βn,1 (UGS,1 − UT h,1 ) UDS,1 − = 2 2 Mit Hilfe von (4.4) sowie mit UGS,1 = Ue = 5 V, UDS,1 = Ua = 0, 25 V und UGS,2 − UT h,2 = 3 V erhalten wir w  kn w  kn  × 0, 97 V2 = (4.45)  × 9 V2 . l T1 2 l T2 Durch Umstellen ergibt sich schließlich das gesuchte w/l -Verh¨altnis von T2 zu w  w  (4.46)  ≈ 0, 2  = 4, 9 . l T2 l T1 S.m.i.L.E: 10.2 MOS-Inverter

PSpice: 4 MOS-Inv aktive Last

4.5 CMOS-Inverter

77

4.5 CMOS-Inverter Aufgabenstellung Gegeben sei der in Abb. 4.11 dargestellte, in komplement¨arer MOS-Technik (CMOS) hergestellte Inverter mit der Betriebsspannung UB = 5 V. Die Feldeffekttransistoren haben folgende Daten: • T1 : kn = 20 μAV−2 , UT h,n = 1, 0 V, ln = 1 μm, wn = 10 μm. • T2 : kp = 10 μAV−2 , UT h,p = −1, 0 V, lp = 1 μm. Die Effekte der Kanall¨ angenmodulation sind zu vernachl¨assigen. UGS,2

UB S

T2 D D

Ue

T1 UGS,1

Ua

S

Abb. 4.11. Inverter in komplement¨ arer MOS-Technik (CMOS) mit p-Kanal und n-Kanal MOSFET

a. Verbinden Sie die offenen Bulkanschl¨ usse der beiden Transistoren in geeigneter Weise mit der Schaltung. b. Warum ist bei dem p-Kanal MOSFET der Verst¨arkungsfaktor kp des Prozesses geringer als bei dem n-Kanal MOSFET? ahlen, damit beide Transistoren im c. Wie ist die Kanalweite wp von T2 zu w¨ eingeschalteten Zustand betragsm¨ aßig jeweils den gleichen Strom liefern ¨ und sich somit eine symmetrische Ubertragungskennlinie ergibt? ¨ d. Skizzieren Sie den ungef¨ ahren Verlauf der Ubertragungskennlinie Ua = f (Ue ), indem Sie die Ausgangsspannung an geeigneten Stellen berechnen.

L¨ osung zu a. Substratanschl¨ usse Wie bereits in Abschn. 4.3 erw¨ ahnt wurde, muss sichergestellt sein, dass die ¨ pn-Uberg¨ ange der beiden Feldeffekttransistoren nicht in Durchlassrichtung gepolt werden. Daher ist der Substratanschluss bei dem n-Kanal MOSFET

78

4 Feldeffekttransistor

T1 mit dem Massepotenzial und bei dem p-Kanal MOSFET T2 mit der Betriebsspannung UB zu verbinden. L¨ osung zu b. Verst¨ arkungsfaktor des Prozesses Durch Umstellen von (4.4) und (4.7) erhalten wir  μn kn = Cox

bzw.

 kp = Cox μp .

(4.47)

 Da bei einem gegebenen Herstellungsprozess der Wert von Cox fest ist, die 4.2.1 Ladungstr¨ agerbeweglichkeit von Elektronen in Silizium jedoch um den Fak10.2.2 tor zwei bis drei gr¨ oßer ist als die von L¨ ochern, ergibt sich f¨ ur den n-Kanal MOSFET entsprechend ein um den Faktor zwei bis drei gr¨oßerer Prozessverst¨ arkungsfaktor als f¨ ur den p-Kanal MOSFET.

L¨ osung zu c. Kanalweite Im eingeschalteten Zustand liefern beide Transistoren betragsm¨aßig jeweils den gleichen Strom, wenn die Bedingung 10.2.2

βn = βp

(4.48)

erf¨ ullt ist. Mit (4.4) und (4.7) ergibt sich daraus die Forderung kn

wn wp = kp . ln lp

(4.49)

Der geringere Verst¨ arkungsfaktor des Prozesses bei dem p-Kanal MOSFET muss also durch ein entsprechend gr¨ oßeres w/l -Verh¨altnis kompensiert werden. Durch Umstellen der letzten Beziehung und mit den angegebenen Zahlenwerten erhalten wir schließlich f¨ ur die Kanalweite des Transistors T2 kn lp wn = 2wn kp ln = 20 μm .

wp =

(4.50)

¨ L¨ osung zu d. Ubertragungsverhalten ¨ Der Verlauf der Ubertragungskennlinie Ua = f (Ue ) ergibt sich aus folgenden ¨ Uberlegungen: • F¨ ur Ue ≤ 1 V ist die Gate-Source-Spannung UGS,1 = Ue des n-Kanal MOSFET T1 kleiner oder gleich der Einsatzspannung UT h,n , d.h. der Transistor T1 sperrt. Der p-Kanal MOSFET T2 hingegen leitet, da die Gate-Source-Spannung UGS,2 = Ue − UB negativer ist als die Einsatzspanur Ue ≤ 1 V eine Ausgangsspannung von nung UT h,p . Somit ergibt sich f¨ Ua = UB = 5 V.

4.5 CMOS-Inverter

79

•

Wird die Eingangsspannung Ue u ¨ber den Wert der Einsatzspannung UT h,n erh¨ oht, so beginnt der Transistor T1 zu leiten. Gleichzeitig verringert sich betragsm¨ aßig die Gate-Source-Spannung UGS,2 , so dass der Transistor T2 immer weniger leitet. Damit sinkt mit zunehmender Eingangsspannung die Ausgangsspannung Ua ab. • F¨ ur Ue = UB /2 sind die Gate-Source-Spannungen beider Transistoren vom Betrage her gleich groß. Wegen der Symmetrie der Schaltung ist die Ausgangsspannung daher gleich der halben Betriebsspannung. • F¨ ur F¨ ur Ue > UB /2 sinkt die Ausgangsspannung weiter ab, da der Tranarker und T2 immer weniger leitet. sistor T1 immer st¨ • F¨ ur Ue ≥ 4 V sperrt schließlich der Transistor T2 , da in diesem Fall |UGS,2 | < |UT h,p | gilt. Die Ausgangsspannung wird daher Ua = 0 V.

¨ Zur genaueren Darstellung der Ubertragungskennlinie bestimmen wir im Folur diesen Fall genden die Ausgangsspannung z.B. an der Stelle Ue = 2 V. F¨ attigungsbetrieb, da die Spannung UDS,1 gr¨oßer als UB /2 arbeitet T1 im S¨ ullt ist. F¨ ur T2 ist und somit die Ungleichung UGS,1 − UT h,n < UDS,1 erf¨ hingegen gilt UGS,2 = Ue − UB = −3 V sowie |UDS,2 | < |UB /2| und daher |UGS,2 − UT h,p | > |UDS,2 |. Der p-Kanal MOSFET T2 arbeitet daher im Widerstandsbereich. Die Berechnung der Ausgangsspannung erfolgt nun aus der Bedingung, dass der Strom durch die beiden Transistoren T1 und T2 betragsm¨ aßig gleich groß sein muss, d.h. es muss gelten IDS,1 = −IDS,2 .

(4.51)

Den Strom IDS,1 des Transistors T1 k¨ onnen wir unmittelbar aus der Stromgleichung (4.3) bestimmen. Mit IDS,1 =

βn 2 (UGS,1 − UT h,n ) 2

(4.52)

und den Zahlenwerten UGS,1 = Ue = 2 V sowie βn = 200 μAV−2 ergibt sich ein Wert von IDS,1 = 100 μA. F¨ ur den Transistor T2 gilt die Stromgleichung im Widerstandsbereich (4.5). Einsetzen dieser Beziehung sowie des Ergebnisses f¨ ur den Strom IDS,1 in (4.51) f¨ uhrt auf   2 UDS,2 = −IDS,1 = −100 μA . IDS,2 = −βp (UGS,2 − UT h,p ) UDS,2 − 2 (4.53) Mit UGS,2 = −3 V und βp = 200 μAV−2 erh¨alt man die quadratische Gleichung 2 + 4 V × UDS,2 + 1 V2 = 0 (4.54) UDS,2 mit den beiden L¨ osungen UDS,2,1 = −3, 732 V

und UDS,2,2 = −0, 268 V .

(4.55)

80

4 Feldeffekttransistor

Die erste L¨ osung (UDS,2 = −3, 732 V) f¨ uhrt zu einem Widerspruch, da die f¨ ur den Widerstandsbereich notwendige Bedingung |UGS,2 − UT h,p | > |UDS,2 | nicht erf¨ ullt ist. Mit der zweiten L¨ osung ergibt sich f¨ ur Ue = 2 V eine Ausgangsspannung von Ua = UB + UDS,2 = 4, 732 V .

(4.56)

¨ Da die Schaltung so dimensioniert wurde, dass die Ubertragungskennlinie symmetrisch ist, l¨ asst sich diese nun leicht skizzieren. Das Ergebnis ist in Abb. 4.12 grafisch dargestellt, wobei sich die Ausgangsspannung f¨ ur Ue = 3 V aus der Symmetrie der Kennlinie ergibt. Zum Vergleich wurden zus¨atzlich die Resultate der PSpice-Simulation eingezeichnet (gestrichelte Linie). PSpice: 4 CMOS-Inverter

Ua V 5

Simulation Rechnung

4 3 2 1 0 0

1

2

3

4

5

Ue V

¨ Abb. 4.12. Ubertragungskennlinie des CMOS-Inverters

4.6 Schaltungen mit MOS-Feldeffekttransistoren Aufgabenstellung a. Gegeben sei die in Abb. 4.13 gezeigte Schaltung. Die Einsatzspannung der Feldeffekttransistoren betrage UT h = 1, 0 V. Die Kapazit¨aten C1 bis achst entladen. Zum Zeitpunkt t = 0 werde die BetriebsC3 seien zun¨ spannung UB = 5 V zugeschaltet. Zu bestimmen sind die Werte der aren Zustand. Spannungen U1 , U2 und U3 im station¨

4.6 Schaltungen mit MOS-Feldeffekttransistoren

81

b. Ein n-Kanal MOSFET wird als Analogschalter eingesetzt (Abb. 4.14, links). Der Lastwiderstand RL sei sehr groß. Die Eingangsspannung Ue kann Werte zwischen 0 V und UB = 5 V annehmen. Im ausgeschalteten Zustand (Steuersignal Φ = 0 V) sperrt der Transistor und die Ausgangsur den eingeschalteten Zustand (Φ = UB ) spannung Ua ist gleich null. F¨ ¨ ergibt eine PSpice-Simulation die in Abb. 4.14 (rechts) gezeigte Ubertragungskennlinie Ua = f (Ue ). Nachteilig ist, dass die Spannung am Ausgang ¨ Sie daher nicht den Wert UB , sondern nur UB − UT h erreicht. Andern die Schaltung unter Verwendung eines p-Kanal MOSFET so ab, dass im eingeschalteten Zustand der gesamte Spannungsbereich von 0 V bis UB u ¨bertragen wird. PSpice: 4 MOSFET als Schalter t=0

UB D

D

T1

S

S D

D

T3

S D

T2

S

T4

S

C1 U1

T5

D

T6

S

C3 U3

C2 U2

Abb. 4.13. Schaltung mit MOS-Feldeffekttransistoren

Ua

 S

Ue

UB UB _ UTh

D

RL Ua

UB

Ue

¨ Abb. 4.14. n-Kanal MOSFET als Analogschalter und zugeh¨ orige Ubertragungskennlinie im eingeschalteten Zustand

L¨ osung zu a. Schaltungen mit MOS-Feldeffekttransistoren (I) Zur L¨ osung dieser Aufgabe untersuchen wir zun¨achst die in Abb. 4.15 dargestellte, einfache Schaltung, bei der die Kapazit¨at C1 als entladen angenommen werden soll, so dass zun¨ achst U1 = 0 V ist. Der Transistor habe die Einsatzspannung UT h .

82

4 Feldeffekttransistor t=0

UB D

T1

S

C1

U1

Abb. 4.15. Schaltung mit einem MOSFET. Die Betriebsspannung UB wird zum Zeitpunkt t = 0 zugeschaltet

Wird zum Zeitpunkt t = 0 der Schalter geschlossen, liegt die Betriebsspannung UB an dem Gate- und dem Drain-Anschluss des Transistors. Der Transistor leitet und die Kapazit¨ at wird aufgeladen. Damit erh¨oht sich die Spannung U1 an dem Kondensator und es verringert sich entsprechend die Gate-Source-Spannung UGS des Transistors gem¨aß UGS = UDS = UB − U1 .

(4.57)

Da der Transistor aber nur leitet, solange die Gate-Source-Spannung UGS gr¨ oßer als die Einsatzspannung UT h des Transistors ist, d.h. die Bedingung UGS > UT h

(4.58)

erf¨ ullt ist, kann die Ausgangsspannung U1 nicht beliebig ansteigen. Vielmehr endet der Aufladevorgang, wenn die Ausgangsspannung den Wert U1 = UB − UT h erreicht hat, da dann der Strom durch den Transistor null wird. Wir betrachten nun die linke Teilschaltung aus Abb. 4.13, bestehend aus ur den Transistor T1 den Transistoren T1 und T2 sowie der Kapazit¨at C1 . F¨ gilt UGS,1 = UDS,1 , d.h es liegen die selben Verh¨altnisse vor wie in der oben beschriebenen Schaltung aus Abb. 4.15. Damit kann die Spannung an dem Sourceanschluss von Transistor T1 maximal auf den Wert UB − UT h = 4 V ansteigen, da f¨ ur gr¨ oßere Spannungen der Transistor sperren w¨ urde. Wir untersuchen nun, wie weit die Spannung an der Source des Transistors T2 , d.h. die Ausgangsspannung U1 ansteigen kann, wenn, wie beschreiben, an dem Drain-Anschluss von T2 die Spannung 4 V betr¨agt. Auch hier gilt, dass der Transistor T2 solange leitet, wie dessen Gate-Source-Spannung UGS gr¨oßer als die Einsatzspannung UT h ist. Da an dem Gate-Anschluss von T2 die Betriebsspannung von UB = 5 V anliegt, leitet der Transistor mit UT h = 1 V offensichtlich solange, bis dessen Source-Potenzial auf einen Wert von 4 V angestiegen ist. allt daher eine Spannung von UDS,1 = 1 V ab An dem ersten Transistor T1 f¨ und an dem Transistor T2 eine Spannung von UDS,2 = 0 V und die Spannung am Ausgang der Schaltung erreicht einen Endwert von U1 = 4 V .

(4.59)

4.6 Schaltungen mit MOS-Feldeffekttransistoren

83

Wir betrachten nun die mittlere Teilschaltung (Transistoren T3 und T4 sowie Kapazit¨ at C2 ). Hier gelten f¨ ur beide Transistoren die bereits f¨ ur die ¨ Schaltung nach Abb. 4.15 angestellten Uberlegungen. An dem Transistor T3 f¨ allt daher wiederum eine Spannung von UDS,3 = 1 V ab, so dass die SourceSpannung des Transistors 4 V betr¨ agt. Entsprechendes gilt f¨ ur den Transistor T4 , an dessen Drain- und Gate-Anschluss jeweils 4 V an liegen. An T4 f¨allt daher ebenfalls eine Spannung von UDS,4 = 1 V ab und die Spannung u ¨ber der Kapazit¨ at C2 wird (4.60) U2 = 3 V . Es wird nun die rechte Teilschaltung (T5 , T6 und C3 ) betrachtet. Auch ¨ wie f¨ ur die hier gelten f¨ ur den Transistor T5 wieder die gleichen Uberlegungen Schaltung nach Abb. 4.15, so dass die Source-Spannung des Transistors T5 4 V betr¨ agt. Damit liegt an dem Gate-Anschluss von T6 ebenfalls eine Spannung von 4 V, w¨ ahrend der Drain-Anschluss an die Versorgungsspannung UB = 5 V angeschlossen ist. Auf welchen Wert die Spannung an der Source von Transistor T6 ansteigen kann, wird wiederum von der Bedingung bestimmt, dass der Transistor nur dann leitet, wenn dessen Gate-Source-Spannung UGS gr¨oßer als ullt, solange die Einsatzspannung UT h ist. Diese Bedingung ist jedoch nur erf¨ die Spannung an der Source mindestens 1 V unterhalb der Gate-Spannung liegt, d.h. die Spannung am Ausgang der Schaltung erreicht einen Endwert von (4.61) U3 = 3 V . PSpice: 4 MOSFET-Schaltungen

L¨ osung zu b. Schaltungen mit MOS-Feldeffekttransistoren (II) Nachteilig an der in Abb. 4.14 gezeigten Schaltung ist, dass im eingeschalteten Zustand die Ausgangsspannung nicht u ¨ber den Wert UB −UT h ansteigen kann, weil der Transistor f¨ ur Eingangsspannungen Ue ≥ UB − UT h sperrt. Schaltet man parallel zu dem n-Kanal MOSFET einen p-Kanal MOSFET und steuert diesen mit dem invertierten Steuersignal Φ an, so erh¨alt man das in Abb. 4.16 gezeigte Transferelement. Bei dieser Schaltung ist im eingeschalteten Zustand ahrleistet, dass einer der beiden Transisto(Φ = UB und Φ = 0 V) stets gew¨ ren leitet, so dass der gesamte Spannungsbereich von 0 V bis UB u ¨bertragen werden kann. Das Transferelement wird daher verwendet, um zwei Schaltungsknoten, abh¨ angig vom Steuersignal Φ, niederohmig miteinander zu verbinden oder zu trennen. PSpice: 4 Transferelement

84

4 Feldeffekttransistor 

Ua UB

Ue 

RL Ua

UB

Ue

¨ Abb. 4.16. Transferelement und zugeh¨ orige Ubertragungskennlinie im eingeschalte¨ ten Zustand. Die Bulk-Anschl¨ usse der Transistoren sind der Ubersichtlichkeit halber nicht dargestellt

5 Der Transistor als Verst¨ arker

5.1 Verst¨ arker mit n-Kanal MOSFET Aufgabenstellung Gegeben sei die in Abb. 5.1 (links) dargestellte Verst¨arkerschaltung mit der Betriebsspannung UB = 15 V und dem Drainwiderstand RD = 20 kΩ. Der nKanal MOSFET habe folgende Daten: UT h = 1 V, βn = 1 mAV−2 sowie λ = 0, 01 V−1 . Das Ausgangskennlinienfeld des MOSFET ist in Abb. 5.1 (rechts) gezeigt. PSpice: 5 NMOS-Ausgangskennlinienfeld

UB

IDS mA

R2

RD

UGS = 2.4V

1.00 2.2V

0.75

2.0V 0.50

Ue

Ua

1.8V 0.25

1.6V 1.4V 1.2V

R1 0

5

10

15

UDS V

Abb. 5.1. Verst¨ arkerschaltung mit n-Kanal MOSFET (links) und zugeh¨ origes Ausgangskennlinienfeld (rechts)

¨ a. Konstruieren Sie die Ubertragungskennlinie Ua = f (Ue ) des Verst¨arkers mit Hilfe des gegebenen Ausgangskennlinienfeldes.

86

5 Der Transistor als Verst¨ arker

b. Es gelte nun zun¨ achst R1 = 130 kΩ und R2 = 680 kΩ. Bestimmen Sie auf grafischem Wege mit Hilfe des Ausgangskennlinienfeldes den Arbeitspunkt der Schaltung. In welcher Betriebsart arbeitet der MOSFET? c. Ist der in Teilaufgabe b. bestimmte Arbeitspunkt f¨ ur den A-Betrieb geeignet? (Begr¨ undung!). Falls nein: W¨ahlen Sie einen geeigneten Arbeitspunkt und dimensionieren Sie den aus den Widerst¨anden R1 und R2 bestehenden Spannungsteiler entsprechend. ¨ d. Bestimmen Sie die Spannungsverst¨ arkung aus der Ubertragungskennlinie f¨ ur den in Teilaufgabe c. berechneten Arbeitspunkt. e. Zeichnen Sie das Kleinsignalersatzschaltbild der Verst¨arkerschaltung f¨ ur den Arbeitspunkt nach Teilaufgabe c. und berechnen Sie daraus die Spannungsverst¨ arkung der Schaltung. Vergleichen Sie das Ergebnis mit dem Resultat aus Teilaufgabe d. f. Es sei weiterhin der in Teilaufgabe c. berechnete Arbeitspunkt (ABetrieb) eingestellt. An den Eingang der Schaltung werde nun u ¨ber einen Koppelkondensator eine Spannungsquelle Ue angeschlossen, die ein sinusf¨ ormiges Signal mit einer Amplitude von 300 mV liefert. Konstruieren Sie grafisch den Zeitverlauf der Ausgangsspannung Ua , wenn diese ebenfalls u ¨ber einen Kondensator ausgekoppelt wird. Welchen Zweck erf¨ ullen die Koppelkondensatoren? g. Stellen Sie nun den Arbeitspunkt der Schaltung durch geeignete Dimensionierung des Basisspannungsteilers so ein, dass die positive Halbwelle des Eingangssignals vollst¨ andig und die negative Halbwelle nicht u ¨bertragen wird. Wie wird diese Betriebsart genannt? Konstruieren Sie u ¨berschl¨agig den Verlauf der Ausgangsspannung, wenn die Amplitude des Eingangssignals 1 V betr¨ agt.

¨ L¨ osung zu a. Konstruktion der Ubertragungskennlinie

5.1.1

Bei der gezeigten Verst¨ arkerschaltung ist die Eingangsspannung Ue gleich der Gate-Source-Spannung UGS und die Ausgangsspannung gleich der Drain¨ Ua = f (Ue ) ist in diesem Source-Spannung UDS . Die Ubertragungskennlinie Fall also durch die Funktion UDS = f (UGS ) gegeben. Zur Konstruktion der ¨ ¨ Ubertragungskennlinie gehen wir von folgenden Uberlegungen aus. Zum einen ist der Strom IDS durch den Transistor gleich dem Strom durch den Widerur den Strom durch den Widerstand RD der Zustand RD . Zum anderen gilt f¨ sammenhang IDS = (UB −UDS )/RD . Diese lineare Beziehung k¨onnen wir nun in das Ausgangskennlinienfeld einzeichnen, wobei zwei Punkte ausreichen, um

5.1 Verst¨ arker mit n-Kanal MOSFET

87

die entsprechende Gerade zu konstruieren. Dazu bestimmen wir beispielsweise ur den Fall UDS = 0 bzw. UDS = UB , den Strom durch den Widerstand RD f¨ uhrt. was auf die beiden Werte IDS = UB /RD = 0, 75 mA bzw. IDS = 0 f¨ Die dadurch bestimmte Lastgerade ist in Abb. 5.2 (links) dargestellt. Da der Strom durch den Widerstand und den Transistor gleich groß ist, liefern die Schnittpunkte der Lastgeraden mit jeder einzelnen der Ausgangskennlinien f¨ ur jeden Wert von UGS den entsprechenden Wert des Stromes IDS sowie der agt man nun zu jedem Wert von UGS den dazugeh¨orenden Spannung UDS . Tr¨ Wert von UDS in einem Diagramm auf, ergibt sich schließlich die gesuchte ¨ Ubertragungskennlinie Ua = f (Ue ), wie in Abb. 5.2 (rechts) gezeigt ist. IDS mA

UDS V

UGS = 2.4V

15

G F

1.00 0.75

2.2V

A B

2.0V

C

0.50

D E

5

D

1.8V

0.25

0

E 10

10

5

C

1.6V F G 1.4V 1.2V 15

B A

UDS V

0

5

10

15

UGS V

Abb. 5.2. Aus dem Ausgangskennlinienfeld und der Lastgeraden (links) kann die ¨ Ubertragungskennlinie des Verst¨ arkers konstruiert werden (rechts)

¨ S.m.i.L.E: 5.1 Ubertragungskennlinie

PSpice: 5 UebertragungsKL

L¨ osung zu b. Arbeitspunkt Zur Arbeitspunktanalyse gehen wir von der in Abb. 5.3 dargestellten Gleichstromersatzschaltung der gegebenen Verst¨ arkerschaltung aus. Daraus l¨ asst sich unmittelbar die Gate-Source-Spannung des MOSFET bestimmen, da der aus den Widerst¨ anden R1 und R2 bestehende Spannungsteiler unbelastet ist. Wir erhalten UGS,A = UB

R1 = 2, 4 V . R1 + R2

(5.1)

Der gesuchte Arbeitspunkt der Schaltung ist also durch den Schnittpunkt der Lastgeraden mit der Transistorkennlinie f¨ ur UGS = 2, 4 V gegeben (in Abb. 5.2, links, mit dem Buchstaben A gekennzeichnet). Aus dem Diagramm k¨ onnen die zugeh¨ origen Zahlenwerte abgelesen werden. Wir erhalten

88

5 Der Transistor als Verst¨ arker

UB R2

RD

R1

Abb. 5.3. Gleichstromersatzschaltbild der Verst¨ arkerschaltung nach Abb. 5.1

UDS,A ≈ 0, 7 V

und IDS,A ≈ 0, 7 mA .

(5.2)

Aus der Lage des Arbeitspunktes im Ausgangskennlinienfeld erkennt man, dass der Transistor f¨ ur UGS = 2, 4 V im Widerstandsbereich arbeitet. Dies ergibt sich auch aus der Ungleichung UGS,A − UT h > UDS,A . S.m.i.L.E: 5.1 BJT-Verst¨arker

PSpice: 5 Arbeitspunkt

L¨ osung zu c. Arbeitspunkt f¨ ur A-Betrieb

5.1.2

¨ Der in Teilaufgabe b. ermittelte Arbeitspunkt (in der Ubertragungskennlinie mit dem Buchstaben A gekennzeichnet) ist f¨ ur den A-Betrieb ungeeignet, da ¨ er nicht in der Mitte des aussteuerbaren Bereiches der Ubertragungskennlinie liegt und daher eine gleichm¨ aßige Aussteuerung mit einem Wechselsignal ¨ nicht m¨ oglich ist. Zudem ist die Steigung der Ubertragungskennlinie in diesem Punkt sehr gering, so dass sich nur eine geringe Spannungsverst¨arkung ergibt. Bei der Wahl eines geeigneten Arbeitspunktes f¨ ur den A-Betrieb sind mehrere Faktoren zu ber¨ ucksichtigen: Um den Arbeitspunkt herum sollte eine gleichm¨ aßige und lineare Aussteuerung sowohl f¨ ur die positive als auch f¨ ur die negative Halbwelle des Eingangssignals m¨ oglich sein. Weiterhin sollte die Stei¨ gung der Ubertragungskennlinie im Arbeitspunkt m¨oglichst groß sein, um eine hohe Verst¨ arkung der Eingangsspannung zu erreichen. Gleichzeitig sollte der oglichst gering sein, um die Verlustleistung zu minimieren Ruhestrom IDS,A m¨ und somit einen hohen Wirkungsgrad zu gew¨ahrleisten. Unter Ber¨ ucksichtigung der zuvor genannten Faktoren w¨ahlen wir als Kompromiss den in Abb. 5.2 mit D gekennzeichneten Punkt (UDS,A ≈ 8 V und IDS,A ≈ 0, 35 mA) als neuen Arbeitspunkt. Dem Ausgangskennlinienfeld kann entnommen werden, dass f¨ ur diesen Arbeitspunkt eine Gate-Source-Spannung von R1 (5.3) UGS,A = 1, 8 V = UB R1 + R2

5.1 Verst¨ arker mit n-Kanal MOSFET

89

erforderlich ist. Durch Umstellen von (5.3) und Einsetzen der gegebenen Zahlenwerte erhalten wir das zur Einstellung dieses Arbeitspunktes erforderliche Widerstandsverh¨ altnis des Eingangsspannungsteilers. Es ergibt sich ein Wert von R1 3 . (5.4) = R2 22 Da diese Beziehung lediglich das Widerstandsverh¨altnis festlegt, kann das Widerstandsniveau des Spannungsteilers prinzipiell beliebig gew¨ahlt werden. Allerdings sollten die Widerst¨ ande nicht zu klein sein, da ansonsten ein sehr großer Querstrom durch den Spannungsteiler fließt. Stehen Widerst¨ande mit Nennwerten aus der Normreihe E24 (s. Tabelle 12.3 im Anhang) zur Verf¨ ugung, so l¨asst sich das geforderte Widerstandsverh¨altnis z.B. durch R1 = 150 kΩ und R2 = 1, 1 MΩ einstellen. S.m.i.L.E: 5.1 Arbeitspunkt

¨ L¨ osung zu d. Ubertragungskennlinie, Spannungsverst¨ arkung ¨ Die Spannungsverst¨ arkung einer Schaltung ist definiert als die Anderung der ¨ Ausgangsspannung bezogen auf die Anderung der Eingangsspannung und ist ¨ damit gleich der Steigung der Ubertragungskennlinie. Da die Spannungs¨anderungen um den eingestellten Arbeitspunkt herum erfolgen, muss die Steigung im entsprechenden Arbeitspunkt bestimmt werden. Mit dem im Aufgabenteil c. bestimmten Wert der Gate-Source-Spannung im Arbeitspunkt von UGS,A = 1, 8 V ergeben sich die in Abb. 5.4 gezeigten Verh¨altnisse. Ablesen ergibt eine Verst¨ arkung von ΔUDS 6V ≈− ΔUGS 0, 4 V = −15 .

5.1.1

Au = −

(5.5)

Dabei bedeutet das negative Vorzeichen, dass bei einer Erh¨ohung der Eingangsspannung die Ausgangsspannung abnimmt; Ein- und Ausgangssignal haben also eine Phasendrehung von 180◦ zueinander. L¨ osung zu e. Kleinsignalersatzschaltbild, Spannungsverst¨ arkung Zur Bestimmung des Kleinsignalersatzschaltbildes der Verst¨arkerschaltung bestimmen wir zun¨ achst deren Wechselstromersatzschaltbild durch Kurzschließen der Kapazit¨ aten und der Gleichspannungsquelle, was auf die in Abb. 5.5 gezeigte Schaltung f¨ uhrt. Die Kleinsignalersatzschaltung ergibt sich dann, indem der MOSFET durch sein Kleinsignalersatzschaltbild (s. Abb. 4.7) ersetzt wird, so dass sich

5.4.1

90

5 Der Transistor als Verst¨ arker

UDS V 15 Arbeitspunkt

UGS 10

UDS

UDS,A 5

2

1

0

UGS,A

4

3

5

UGS V

¨ Abb. 5.4. Die Spannungsverst¨ arkung ist gleich der Steigung der Ubertragungskennlinie im Arbeitspunkt

Ue

R1

Ua

RD

R2

Abb. 5.5. Wechselstromersatzschaltbild der Verst¨ arkerschaltung nach Abb. 5.1 MOSFET

ue

R1//R2

uGS

gmuGS r0

RD

ua

Abb. 5.6. Kleinsignalersatzschaltbild der Verst¨ arkerschaltung nach Abb. 5.1

schließlich die in Abb. 5.6 gezeigte Schaltung ergibt. Die parasit¨aren Kapazit¨ aten des MOSFET wurden dabei nicht mit ber¨ ucksichtigt, weil an dieser Stelle die Frequenzabh¨ angigkeit der Verst¨ arkung nicht von Interesse ist. F¨ ur die weitere Berechnung ben¨ otigen wir die Netzwerkelemente der Kleinsignalersatzschaltung, die im Folgenden f¨ ur den gegebenen Arbeitspunkt bestimmt werden. Der Ausgangswiderstand r0 des MOSFET ist gleich dem Kehrwert der Steigung der Ausgangskennlinie im Arbeitspunkt. Da jedoch der Parameter λ gegeben ist, kann r0 auch auf einfache Weise mittels (4.11) berechnet werden. Mit UDS,A = 8 V, IDS,A = 0, 35 mA und λ = 0, 01 V−1 erhalten wir r0 =

UDS,A + 1/λ = 309 kΩ . IDS,A

(5.6)

5.1 Verst¨ arker mit n-Kanal MOSFET

91

Die Steilheit gm des MOSFET wird mittels (4.10) bestimmt. Mit βn = 1 mAV−2 ergibt sich (5.7) gm = 2IDS,A βn (1 + λUDS,A ) = 870 μS . Die Spannungsverst¨ arkung der Schaltung kann nun durch Analyse der Schaltung nach Abb. 5.6 bestimmt werden. Im Ausgangskreis erhalten wir zun¨ achst die Beziehung ua = −gm uGS (RD //r0 ) ,

(5.8)

wobei das Formelzeichen // zur Kennzeichnung der Parallelschaltung verwendet wurde. Wegen uGS = ue folgt schließlich f¨ ur die Spannungsverst¨arkung der Schaltung ua = −gm (RD //r0 ) = −870 μS(20 kΩ//309 kΩ) ue = −16, 3 ,

Au =

(5.9)

¨ in guter Ubereinstimmung mit dem in Teilaufgabe d. auf grafischem Wege bestimmten Wert. L¨ osung zu f. A-Betrieb, Konstruktion der Spannungsverl¨ aufe Durch das Anschließen einer Signalquelle u ¨ber einen Kondensator an den Eingang der Verst¨ arkerschaltung u ¨berlagert sich die Signalspannung Ue mit der im Arbeitspunkt eingestellten Spannung UGS,A , so dass UGS = UGS,A + Ue

(5.10)

gilt. Der Koppelkondensator dient dabei der gleichstromm¨aßigen Trennung der Verst¨ arkerschaltung und der Signalquelle, so dass diese gleichspannungs¨ frei sein kann. Durch die Signalquelle erfolgt also eine Anderung der Spannung ¨ UGS um den Arbeitspunkt herum und damit auch eine entsprechende Anderung der Ausgangsspannung, wobei diese ebenfalls u ber einen Kondensator ¨ ausgekoppelt wird, so dass auch die Ausgangsspannung gleichspannungsfrei ist. Die Spannungs¨ anderungen k¨ onnen bei gegebenem Verlauf der Eingangs¨ konspannung Ue (t) auf einfache Weise mit Hilfe der Ubertragungskennlinie struiert werden (Abb. 5.7). Dazu markieren wir zun¨ achst den Arbeitspunkt (UGS,A ; UDS,A ) auf der ¨ Ubertragungskennlinie. Anschließend wird, entsprechend dem Zeitverlauf der Eingangsspannung, um den Arbeitspunkt herum ausgesteuert. Dabei wird zu unterschiedlichen Zeitpunkten f¨ ur den jeweiligen Wert der Eingangsspannung ¨ der zugeh¨orige Wert der AusgangsspanUe mittels der Ubertragungskennlinie nung Ua bestimmt und auf diese Weise der Zeitverlauf der Ausgangsspannung konstruiert.

5.1.2

92

5 Der Transistor als Verst¨ arker

UDS V 15

Ua

10

Arbeitspunkt

4V

ti

UDS,A

t 5V

5

Ua(ti) 0

1

UGS,A

4

3

t ti

5

UGS V

Ue(ti)

300mV

Ue

¨ Abb. 5.7. Uberschl¨ agige Konstruktion des Zeitverlaufes der Ausgangsspannung mit ¨ Hilfe der Ubertragungskennlinie (A-Betrieb)

In Abb. 5.7 ist die Phasendrehung von 180◦ zwischen der Eingangs- und der Ausgangsspannung deutlich zu erkennen, d.h. eine positive Halbwelle am Eingang f¨ uhrt zu einer negativen Halbwelle am Ausgang und umgekehrt. Ebenfalls ist zu erkennen, dass das Ausgangssignal leicht verzerrt ist. So hat die negative Halbwelle am Ausgang eine gr¨ oßere Amplitude (5 V) als die positive (4 V), obwohl beide Halbwellen der Eingangsspannung die gleiche Amplitude ¨ (300 mV) besitzen. Dies ist damit zu erkl¨ aren, dass die Ubertragungskennlinie im unteren Teil des Aussteuerbereiches insgesamt etwas steiler verl¨auft als im oberen, wodurch die beiden Halbwellen des Eingangssignals eine unterschiedliche Verst¨ arkung erfahren. F¨ ur die positive Halbwelle des Eingangssignals ergibt sich eine Verst¨ arkung von etwa −5 V/ + 300 mV = −16, 7, f¨ ur die negative Halbwelle hingegen eine Verst¨ arkung von etwa +4 V/ − 300 mV = −13, 3, ¨ so dass sich im Mittel eine Verst¨ arkung von −15 ergibt (in guter Ubereinstimmung mit den Resultaten der vorangegangenen Teilaufgaben). S.m.i.L.E: 5.1 Arbeitspunkt

PSpice: 5 A-Betrieb

L¨ osung zu g. AB-Betrieb, Konstruktion der Spannungsverl¨ aufe Wird die Gate-Source-Spannung des MOSFET im Arbeitspunkt gleich der Einsatzspannung gew¨ ahlt UGS,A = UT h = 1, 0 V = UB

R1 , R1 + R2

(5.11)

5.1 Verst¨ arker mit n-Kanal MOSFET

93

so wird die positive Halbwelle des Eingangssignals wegen UGS > UT h vollst¨ andig und die negative Halbwelle wegen UGS < UT h nicht u ¨bertragen. Diese Betriebsart wird AB-Betrieb genannt. Durch Umstellen von (5.11) und Einsetzen der gegebenen Zahlenwerte erh¨ alt man das daf¨ ur erforderliche Widerstandsverh¨ altnis R1 1 . (5.12) = R2 14 Stehen Widerst¨ande mit Nennwerten aus der Normreihe E24 zur Verf¨ ugung, so l¨ asst sich das Widerstandsverh¨ altnis z.B. durch R1 = 100 kΩ und R2 = 1, 4 MΩ einstellen. ¨ Da im AB-Betrieb auch in dem stark nichtlinearen Bereich der Ubertragungskennlinie ausgesteuert wird, ergibt sich ein stark verzerrtes Ausgangssignal, insbesondere f¨ ur kleine Eingangsspannungen, wie aus Abb. 5.8 ersichtlich wird. UDS V

Ua Arbeitspunkt

t

15

10V

10

5

0

2

1

3

t

1V

1V

4

5

UGS V

Ue

¨ Abb. 5.8. Uberschl¨ agige Konstruktion des Zeitverlaufes der Ausgangsspannung mit ¨ Hilfe der Ubertragungskennlinie (AB-Betrieb)

PSpice: 5 AB-Betrieb

5.1.2

94

5 Der Transistor als Verst¨ arker

5.2 Arbeitspunkteinstellung mit 4-Widerstandsnetzwerk Aufgabenstellung Gegeben sei die in Abb. 5.9 gezeigte Verst¨ arkerschaltung mit 4-Widerstandsnetzwerk. Die Betriebsspannung sei UB = 18 V und die Stromverst¨arkung des Transistors betrage BN = 150. UB IC,A

I2 R3

R2 C¥

UB’

IB

U3 C ¥ UCE,A

I1 Ue

R1

Ua R4

U4

Abb. 5.9. Verst¨ arkerschaltung mit 4-Widerstandsnetzwerk

a. Beschreiben Sie die Funktion der vier Widerst¨ande R1 bis R4 . b. Dimensionieren Sie die Schaltung so, dass sich ein Arbeitspunkt von IC,A = 4 mA und UCE,A = 8 V einstellt. c. Ersetzen Sie die berechneten Widerstandswerte durch geeignete Werte aus der Normreihe E12 (s. Tabelle 12.2 im Anhang). Welcher Arbeitspunkt stellt sich nun ein?

L¨ osung zu a. Funktion der Widerst¨ ande R1 bis R4

5.2.1

Die Widerst¨ ande R1 und R2 bilden den sog. Basisspannungsteiler, mit dem die Basisspannung UB  eingestellt wird. Sind die Str¨ome durch die Widerst¨ande uber dem Basisstrom IB , so kann der BasisspannungsR1 und R2 groß gegen¨ teiler als unbelastet und somit die Spannung UB  als konstant angenommen werden. Der Kollektorwiderstand R3 dient als Lastwiderstand der Schaltung. Wird am Eingang der Schaltung die Spannung Ue erh¨oht, so erh¨oht sich auch die Basis-Emitter-Spannung des Transistors und damit der Kollektorstrom. Die ¨ ¨ Anderung des Kollektorstromes bewirkt dann eine entsprechende Anderung der Spannung u ¨ber dem Lastwiderstand R3 und damit der Ausgangsspannung.

5.2 Arbeitspunkteinstellung mit 4-Widerstandsnetzwerk

95

Die Gr¨ oße des Lastwiderstandes beeinflusst somit gleichzeitig die Ausgangsspannung der Schaltung im Arbeitspunkt und die Spannungsverst¨arkung. Die Gr¨ oße des Widerstandes R4 bestimmt die Gr¨oße des Kollektorstromes, ande R1 und R2 eingestellte Spannung UB  , da u ¨ber R4 die mittels der Widerst¨ vermindert um die Basis-Emitter-Spannung von etwa 0, 7 V, abf¨allt. Gleichzeitig wirkt R4 stabilisierend auf den Arbeitspunkt. Erh¨oht sich beispielsweise der Kollektorstrom IC durch Temperaturerh¨ohung um den Betrag ΔIC , aherungsweise um den gleichen Betrag an. so steigt der Emitterstrom IE n¨ Dadurch kommt es zu einem Anstieg der Spannung U4 u ¨ber dem Emitterwiderstand. Da die Spannung UB  durch den Basisspannungsteiler konstant gehalten wird, hat der Anstieg von U4 eine Verringerung der Basis-EmitterSpannung des Transistors zur Folge. Dies f¨ uhrt zu einer Verringerung des Basisstromes, was wiederum dem Anstieg des Kollektorstromes entgegenwirkt. Das Wegdriften des Arbeitspunktes aufgrund der Temperaturerh¨ohung wird durch den beschriebenen Gegenkopplungsmechanismus somit verhindert, der Arbeitspunkt bleibt weitgehend stabil. Durch die Gegenkopplung mittels R4 wird jedoch auch die Verst¨arkung der Schaltung deutlich verringert. Ist dies nicht erw¨ unscht, kann parallel zu R4 ein Kondensator geschaltet werden, so dass der Widerstand nur f¨ ur sehr niederfrequente Vorg¨ ange (z.B. Temperatur¨ anderungen) wirksam ist, f¨ ur h¨ohere Frequenzen (z.B. Audiosignale) hingegen quasi kurzgeschlossen ist. L¨ osung zu b. Schaltungsdimensionierung Bei der Dimensionierung der Schaltung beginnen wir zweckm¨aßigerweise mit dem Widerstand R4 . Da in der Aufgabenstellung keine anderen Angaben gemacht sind, w¨ ahlen wir die u ¨ber diesem Widerstand abfallende Spannung gem¨ aß dem Lehrbuch, Abschn. 5.2.1 zu U4 = 1 V .

(5.13)

Aufgrund der großen Stromverst¨ arkung des Transistors ist −IE ≈ IC und somit ergibt sich aus dem gegebenen Wert des Kollektorstromes im Arbeitspunkt f¨ ur den Emitterwiderstand U4 U4 ≈ −IE,A IC,A = 250 Ω .

R4 =

(5.14)

Mit dem ebenfalls gegebenen Wert der Kollektor-Emitter-Spannung im Arbeitspunkt ergibt sich damit f¨ ur die Spannung u ¨ber dem Kollektorwiderstand U3 = UB − U4 − UCE,A = 18 V − 1 V − 8 V = 9 V . Damit k¨ onnen wir den Kollektorwiderstand berechnen und erhalten

(5.15)

5.4.2

96

5 Der Transistor als Verst¨ arker

U3 IC,A = 2, 25 kΩ .

R3 =

(5.16)

Zur Dimensionierung des Basisspannungsteilers wenden wir die Regel an, dass die Str¨ ome I1 und I2 etwa um den Faktor 10 gr¨oßer sein sollen als der Basisstrom, damit der Spannungsteiler n¨ aherungsweise unbelastet ist. Mit ur die Str¨ome durch die IB,A = IC,A /BN = 26, 7 μA erhalten wir somit f¨ Widerst¨ ande R1 und R2 I1 = I2 = 10IB,A = 267 μA .

(5.17)

Der Spannungsabfall u ¨ber dem Widerstand R1 ergibt sich aus dem bereits festgelegten Wert von U4 und der Basis-Emitter-Spannung des Transistors, ahern. Die Masche im Basis-Emitter-Kreis die wir mit UBE,A ≈ 0, 7 V ann¨ liefert dann UBE,A + U4 I1 = 6, 37 kΩ .

R1 =

(5.18)

F¨ ur den Widerstand R2 erhalten wir unter Vernachl¨assigung des Basisstromes mit I2 = UB /(R1 + R2 ) UB − R1 I2 = 61 kΩ .

R2 =

(5.19)

L¨ osung zu c. Arbeitspunktberechnung Die in Teilaufgabe b. berechneten Widerstandswerte werden durch geeignete Werte aus der Normreihe E12 ersetzt: R1 = 6, 8 kΩ, R2 = 56 kΩ, R3 = 2, 2 kΩ assigung des Basisstromes gilt dann und R4 = 270 Ω. Bei Vernachl¨ UB  = UB

R1 6, 8 kΩ = 1, 95 V . = 18 V R1 + R2 6, 8 kΩ + 56 kΩ

(5.20)

Mit UBE,A ≈ 0, 7 V ergibt sich f¨ ur die Spannung u ¨ber dem Emitterwiderstand U4 = UB  − UBE,A = 1, 25 V .

(5.21)

Daraus folgt schließlich f¨ ur den Kollektorstrom im Arbeitspunkt U4 1, 25 V = R4 270 Ω = 4, 63 mA .

IC,A ≈ IE,A =

F¨ ur die Kollektor-Emitter-Spannung erhalten wir

(5.22)

5.3 Stromspiegel mit npn-Bipolartransistoren

UCE,A = UB − IC,A R3 + IE,A R4 ≈ UB − IC,A (R3 + R4 ) = 6, 56 V .

97

(5.23)

Der sich durch die Verwendung von Widerstandswerten aus der Normreihe E12 ergebende Arbeitspunkt weicht deutlich von den in der Aufgabenstellung geforderten Werten (IC,A = 4, 0 mA, UCE,A = 8, 0 V) ab. PSpice: 5 4-Widerstandsnetzwerk In Tabelle 5.1 sind die Ergebnisse der Arbeitspunktberechnung und der PSpice-Simulation einander gegen¨ ubergestellt. Die Unterschiede sind in erster Linie darauf zur¨ uckzuf¨ uhren, dass bei der Berechnung von einem unbelasteten Basisspannungsteiler ausgegangen wurde, w¨ ahrend bei der Simulation die Belastung des Spannungsteilers durch den Basisstrom mit ber¨ ucksichtigt wurde, was zu geringeren Spannungen UB  und U4 , und somit auch zu einem geringeoßeren Kollektor-Emitter-Spannung ren Kollektorstrom IC,A und zu einer gr¨ uhrt. UCE,A f¨ Tabelle 5.1. Gegen¨ uberstellung der Ergebnisse aus Simulation und Berechnung UB  U4 IC,A UCE,A

PSpice-Simulation 1, 80 V 1, 10 V 4, 06 mA 7, 98 V

Berechnung 1, 95 V 1, 25 V 4, 63 mA 6, 56 V

5.3 Stromspiegel mit npn-Bipolartransistoren Aufgabenstellung Gegeben sei die in Abb. 5.10 gezeigte Stromspiegelschaltung, mit der ein nahezu konstanter Strom I0 durch den Transistor T2 eingestellt werden kann. Beide Transistoren weisen die gleiche Early-Spannung UAN und die gleiche attigungsstr¨ome IS1 und IS2 der beiStromverst¨ arkung BN auf. Die Transfers¨ den Transistoren seien zun¨ achst beliebig. Die Spannung UB− sei gleich −10 V.

98

5 Der Transistor als Verst¨ arker

U0

Iref

I0

T1

UBE

T2

UBAbb. 5.10. Stromspiegelschaltung mit npn-Bipolartransistoren

a. Bestimmen Sie aus der Schaltung und den Transistorgleichungen die Beziehung zwischen dem Strom I0 und dem Referenzstrom Iref in Abh¨ angigkeit von IS1 und IS2 , BN , UAN sowie der Basis-KollektorSpannung UBC,2 , wenn die Spannung U0 so groß ist, dass der Transistor arkerbetrieb arbeitet. Ber¨ ucksichtigen Sie hierbei, T2 im normalen Verst¨ dass die Basisstr¨ ome der beiden Transistoren nicht vernachl¨assigt werden d¨ urfen und dass f¨ ur die Basis-Emitter-Spannungen auch nicht die N¨aherung UBE ≈ 0, 7 V verwendet werden darf. b. Wie vereinfacht sich die in Teilaufgabe a. gefundene Beziehung f¨ ur sehr große Werte von BN ? c. Stellen Sie mit Hilfe der in Teilaufgabe b. ermittelten Beziehung den angigkeit von der Spannung U0 dar. Vernachl¨assigen Sie Strom I0 in Abh¨ uber der betragsm¨aßig hierbei die Basis-Emitter-Spannung UBE gegen¨ großen Spannung UB− . ur Iref = 1 mA, UAN = 75 V und d. Skizzieren Sie den Verlauf I0 = f (U0 ) f¨ IS1 = IS2 . e. Welche Vorteile bringt die Verwendung eines Stromspiegels bei der Arbeitspunkteinstellung gegen¨ uber einem Widerstandsnetzwerk?

L¨ osung zu a. Berechnung des Stromes I0 Aus der Schaltung in Abb. 5.10 ergibt sich, dass der Transistor T1 stets im ¨ normalen Verst¨arkerbetrieb arbeitet, da der Basis-Kollektor-Ubergang wegen UBC = 0 V nicht in Durchlassrichtung gelangen kann. Da der Strom Iref in den linken Zweig der Schaltung eingepr¨ agt ist, stellt sich damit eine BasisEmitter-Spannung UBE ein, die gleichzeitig an dem Transistor T2 anliegt.

5.3 Stromspiegel mit npn-Bipolartransistoren

99

Dieser arbeitet ebenfalls im normalen Verst¨ arkerbetrieb, da gem¨aß Aufgabenachst hinreichend groß ist. stellung die Spannung U0 zun¨ Zur Bestimmung des Stromes in dem rechten Zweig der Schaltung ergibt sich zun¨ achst aus der Knotengleichung Iref = IC,1 + IB,1 + IB,2 = IC,1 +

IC,1 IC,2 + . BN BN

(5.24)

Unter Ber¨ ucksichtigung des Early-Effektes l¨ asst sich der Kollektorstrom von T2 mit Hilfe von (3.3) berechnen und wir erhalten 

q

 UBC,2 UBE − 1 1 − . (5.25) IC,2 = IS2 exp kT UAN alt man den Ausdruck Durch Umstellen und mit IC,2 = I0 erh¨  −1

q I0 UBC,2 UBE − 1 = exp . 1− kT IS2 UAN

(5.26)

Der Kollektorstrom von T1 berechnet sich auf die gleiche Weise wie IC,2 . Wegen UBC,1 = 0 tritt der Early-Effekt jedoch nicht auf und wir erhalten den vereinfachten Ausdruck

q

 (5.27) UBE − 1 . IC,1 = IS1 exp kT Durch Einsetzen von (5.25) und (5.27) in (5.24) ergibt sich    



q 1 IS2 UBC,2 Iref = exp UBE − 1 IS1 1 + + 1− . (5.28) kT BN BN UAN Mit (5.26) erhalten wir daraus schließlich nach einigen Umformungen die gesuchte Beziehung   UBC,2 IS2 1 − UAN    . I0 = Iref (5.29) 1 IS2 UBC,2 IS1 1 + + 1− BN BN UAN L¨ osung zu b. N¨ aherung f¨ ur sehr große Werte von BN F¨ ur BN → ∞ vereinfacht sich die abgeleitete Beziehung (5.29) zu   IS2 UBC,2 I0 = Iref 1− . IS1 UAN

(5.30)

Sind also die Stromverst¨ arkungen der Transistoren hinreichend groß, so h¨angt das Verh¨ altnis der Str¨ ome durch die beiden Zweige der Schaltung lediglich

5.3.1 3.2.5

100

5 Der Transistor als Verst¨ arker

von dem Verh¨ altnis der Transfers¨ attigungsstr¨ome der Transistoren und der am Transistor T2 anliegenden Basis-Kollektor-Spannung ab. Letztere bewirkt dabei den Early-Effekt, der mit zunehmender Basis-Kollektor Sperrspannung oßer werdendem Strom I0 f¨ uhrt. Vernachl¨assigt man dievon T2 zu einem gr¨ sen Einfluss, ergibt sich zwischen den Stromen Iref und I0 der sehr einfache Zusammenhang IS2 . (5.31) I0 = Iref IS1 L¨ osung zu c. Abh¨ angigkeit des Stromes I0 von der Spannung U0 Die Abh¨ angigkeit des Stromes I0 von der Spannung U0 erhalten wir, wenn wir ucken. in der abgeleiteten Beziehung (5.30) die Spannung UBC durch U0 ausdr¨ Der entsprechende Zusammenhang ergibt sich direkt aus der Schaltung in Abb. 5.10. Wir erhalten UBC,2 = UBE + UB− − U0 .

(5.32)

Unter der Voraussetzung, dass U0 deutlich gr¨oßer ist als UB− , k¨onnen wir die Basis-Emitter-Spannung in dem Ausdruck vernachl¨assigen, d.h. es gilt UBC,2 ≈ UB− − U0 . Durch Einsetzen von (5.33) in (5.30) erhalten wir schließlich   IS2 U0 − UB− I0 = Iref 1+ IS1 UAN

(5.33)

(5.34)

in Analogie zu dem Lehrbuch, Abschn. 5.3.1. Diese Beziehung gilt nach den getroffenen Annahmen unter der Voraussetzung, dass die Spannung U0 groß genug ist, damit der Transistor T2 im normalen Verst¨arkerbetrieb arbeitet. L¨ osung zu d. Skizze des Verlaufes I0 = f (U0 ) Mit Iref = 1 mA, UAN = 75 V und IS1 = IS2 sowie UB− = −10 V erhalten wir aus (5.34) die Beziehung   U0 + 10 V U0 I0 = 1 mA 1 + . (5.35) = 1, 133 mA + 75 V 75 kΩ Diese Gleichung beschreibt eine Gerade mit der Steigung dI0 1 1 , = = dU0 r0 75 kΩ

(5.36)

wobei der differentielle Widerstand r0 der Ausgangswiderstand des Transistors ahert sich die Spannung U0 jedoch der Spannung UB− = −10 V, so T2 ist. N¨

5.3 Stromspiegel mit npn-Bipolartransistoren

101

¨ gelangt der Basis-Kollektor-Ubergang von T2 in Durchlasspolung und T2 geht in den S¨ attigungsbetrieb. Dies tritt etwa bei der Spannung U0 = UB− + UBE auf, d.h. bei einer Spannung von etwa U0 = −9, 3 V. F¨ ur kleinere Spannungen f¨ allt der Strom I0 dann stark ab und die abgeleitete Beziehung (5.35) verliert ihre G¨ ultigkeit. An der Stelle U0 = −10 V ist die Kollektor-Emitter-Spannung u ¨ber dem Transistor T2 dann null und der Strom durch den Transistor verschwindet ganz. Tr¨ agt man den Strom I0 u ¨ber der Spannung U0 auf, so ergibt sich der in Abb. 5.11 gezeigte Verlauf. I0 1mA

-10V

Steigung 1/r0

dU0

dI0

0V

U0

Abb. 5.11. Ausgangskennlinie des Stromspiegels nach Abb. 5.10

PSpice: 5 npn-Stromspiegel

L¨ osung zu e. Stromspiegel vs. Widerstandsnetzwerk Da Stromspiegel aus Transistoren aufgebaut sind, kann bei der Verwendung von Stromspiegeln zur Arbeitspunkteinstellung auf Widerst¨ande verzichtet werden. Dies ist insbesondere bei integrierten Schaltungen von Bedeutung, da sich Widerst¨ande in integrierten Schaltungen nur ungenau dimensionieren lassen und zudem viel Platz beanspruchen. Ein weiterer Vorteil ist, dass sich durch den Einsatz von Stromspiegeln zur Arbeitspunkteinstellung h¨ ohere Verst¨ arkungen erreichen lassen als bei der Verwendung eines Widerstandsnetzwerkes. Dies liegt darin begr¨ undet, dass die Spannungsverst¨ arkung bei einer Emitterschaltung n¨aherungsweise gleich dem Produkt aus der Steilheit und der Last des Transistors ist (vgl. Lehrbuch, Abschn. 5.4.2). Dieses Produkt kann jedoch nicht beliebig groß werden, da eine gr¨ oßere Steilheit des Transistors einen h¨oheren Kollektorruhestrom bedingt und das Produkt aus Kollektorruhestrom und Kollektorwiderstand, d.h. der Spannungsabfall u ¨ber dem Kollektorwiderstand, nicht gr¨oßer werden kann als die Betriebsspannung. Mit einem Stromspiegel hingegen kann der Ruhestrom durch eine Verst¨ arkerschaltung praktisch beliebig eingestellt werden; gleichzeitig besitzt der Stromspiegel einen hohen Ausgangswiderstand, der bei der Schaltung nach Abb. 5.10 allein durch den Ausgangswiderstand des Transistors T2 gegeben ist.

5.4.4

102

5 Der Transistor als Verst¨ arker

5.4 Verst¨ arker mit npn-Bipolartransistor Aufgabenstellung Gegeben sei die in Abb. 5.12 gezeigte Verst¨ arkerschaltung mit den Betriebsspannungen UB+ = 5 V und UB− = −5 V. Folgende Daten seien bekannt: • Transistor: βN = 130, UAN = 75 V. • Widerst¨ ande: Re = 330 Ω, R1 = 240 kΩ, R2 = 10 kΩ, R3 = 16 kΩ sowie Ra = 220 kΩ. • Die Kapazit¨aten C1 = C2 = C3 seien hinreichend groß, so dass ihre Wir¨ kung auf das Ubertragungsverhalten vernachl¨assigt werden kann. • Die parasit¨ aren Kapazit¨ aten des Transistors seien vernachl¨assigbar. UB+ R2 C 2 Re

C1 T1

Ue

C3

Ra

Ua

R1 R3 UB-

Abb. 5.12. Verst¨ arkerschaltung mit npn-Bipolartransistor

a. Zeichnen Sie die Gleichstromersatzschaltung der Verst¨arkerschaltung und berechnen Sie den Arbeitspunkt unter Vernachl¨assigung des EarlyEffektes. b. Geben Sie das Kleinsignalersatzschaltbild der Verst¨arkerschaltung an und berechnen Sie die Spannungsverst¨ arkung. c. Bestimmen Sie den Ein- und Ausgangswiderstand der Schaltung.

L¨ osung zu a. Gleichstromersatzschaltung, Arbeitspunkt Die Gleichstromersatzschaltung ergibt sich aus der Betrachtung der Schaltung nach Abb. 5.12 f¨ ur den Gleichstromfall. Die Kapazit¨aten k¨onnen in diesem Fall durch Leerl¨aufe ersetzt werden und wir erhalten die in Abb. 5.13 gezeigte

5.4 Verst¨ arker mit npn-Bipolartransistor

103

UB+ R2 R1

T1 R3 UB-

Abb. 5.13. Gleichstromersatzschaltbild der Verst¨ arkerschaltung nach Abb. 5.12

Schaltung. Aus der Masche im Eingangskreis der Gleichstromersatzschaltung ergibt sich (5.37) IB,A R1 + UBE,A − IE,A R3 + UB− = 0 . Daraus erhalten wir mit IE = −(BN + 1)IB IB,A = −

UB− + UBE,A . R1 + (BN + 1)R3

(5.38)

Wegen (3.10) ist BN ≈ βN = 130 und mit UBE,A ≈ 0, 7 V ergibt sich schließlich −5 V + 0, 7 V 240 kΩ + (130 + 1)16 kΩ = 1, 84 μA

IB,A = −

(5.39)

und IC,A = BN IB,A = 239 μA .

(5.40)

Mit dem Emitterstrom IE,A = −(BN +1)IB,A = −241 μA l¨asst sich schließlich die Kollektor-Emitter-Spannung der Schaltung im Arbeitspunkt berechnen. Aus der Masche im Ausgangskreis der Schaltung nach Abb. 5.13 ergibt sich UCE,A = UB+ − IC,A R2 + IE,A R3 − UB− = 3, 75 V .

(5.41)

L¨ osung zu b. Kleinsignalersatzschaltung, Spannungsverst¨ arkung Die Kleinsignalersatzschaltung erhalten wir, indem wir die Kapazit¨aten und die Gleichspannungsquellen kurzschließen und anschließend den Transistor durch dessen Kleinsignalersatzschaltbild (s. Abb. 3.10) ersetzen. F¨ ur die gegebene Schaltung f¨ uhrt dies auf die in Abb. 5.14 dargestellte Ersatzschaltung.

5.4.1

104

5 Der Transistor als Verst¨ arker

Bipolartransistor T1

Re rp

R1

ue

gm uBE

uBE

r0

R2

Ra

ua

Raus

Rein

Abb. 5.14. Kleinsignalersatzschaltbild der Verst¨ arkerschaltung nach Abb. 5.12

Da bei den hier durchgef¨ uhrten Betrachtungen das Frequenzverhalten nicht von Interesse ist, k¨ onnen die parasit¨ aren Kapazit¨aten des Transistors vernachl¨ assigt werden. ¨ Aus dieser Schaltung k¨ onnen nun die Ubertragungseigenschaften im Arbeitspunkt, wie z.B. die Spannungsverst¨ arkung, bestimmt werden. Dazu bilden wir zun¨ achst die Masche im Ausgangskreis und erhalten ua = −gm uBE (r0 //R2 //Ra ) . Mit uBE = ue

R1 //rπ Re + (R1 //rπ )

(5.42)

(5.43)

ergibt sich daraus f¨ ur die Spannungsverst¨ arkung der Schaltung der Ausdruck Au =

ua R1 //rπ . = −gm (r0 //R2 //Ra ) ue Re + (R1 //rπ )

(5.44)

Mit Hilfe von (3.9), (3.11) und (3.12) k¨ onnen wir nun die Kleinsignalparameter des Transistors bestimmen. Dies f¨ uhrt auf q IC,A 239 μA IC,A = = 9, 2 mS = kT UT 26 mV

(5.45)

βN 130 = 14, 1 kΩ = gm 9, 2 mS

(5.46)

UAN + UCE,A 75 V + 3, 75 V = 330 kΩ . = IC,A 239 μA

(5.47)

gm = sowie

rπ = und r0 =

Einsetzen der Zahlenwerte in (5.44) ergibt schließlich eine Spannungsverst¨arkung von Au = −83 (5.48) ¨ in guter Ubereinstimmung mit dem Ergebnis der PSpice-Simulation. PSpice: 5 Verstaerkerschaltung

5.4 Verst¨ arker mit npn-Bipolartransistor

105

L¨ osung zu c. Ein- und Ausgangswiderstand Der Ein- und Ausgangswiderstand der Verst¨arkerschaltung kann direkt aus dem Kleinsignalersatzschaltbild (Abb. 5.14) abgelesen werden. Wir erhalten 5.4.2 Rein = R1 //rπ = 13, 3 kΩ

(5.49)

Raus = R2 //r0 = 9, 7 kΩ .

(5.50)

und

6 Transistorgrundschaltungen

6.1 Einstufiger Verst¨ arker mit MOSFET Aufgabenstellung Gegeben sei die in Abb. 6.1 gezeigte, einstufige Verst¨arkerschaltung mit Re = 50 Ω, R1 = 100 kΩ, R2 = 390 kΩ, R3 = 15 kΩ, Rk = 2 kΩ sowie RL = 100 kΩ. ur die Kleinsignalparameter des Die Kapazit¨ aten C∞ seien unendlich groß. F¨ MOSFET im Arbeitspunkt gelte gm = 1, 06 mS und r0 = 200 kΩ. UB

R2 Re

R3

C¥

C¥ RL

Ue

R1

Ua

Rk

Abb. 6.1. Einstufige Verst¨ arkerschaltung mit n-Kanal MOSFET

a. Welche Transistorgrundschaltung liegt vor? b. Bestimmen Sie die Spannungsverst¨ arkung Au der Schaltung. Vernachl¨ assigen Sie hierbei den Ausgangswiderstand r0 sowie die parasit¨aren Kapazit¨ aten des MOSFET.

108

6 Transistorgrundschaltungen

c. Berechnen Sie den Eingangswiderstand Rein und den Ausgangswiderstand Raus der Schaltung. d. Welcher Wert ergibt sich f¨ ur die Spannungsverst¨arkung Au , wenn der aßig kurzgeschlossen wird? Widerstand Rk wechselstromm¨ e. Dimensionieren Sie die Schaltung so, dass sich eine Spannungsverst¨arkung von Au = −8 ergibt, ohne dass sich der Arbeitspunkt des Transistors andert. ¨

L¨ osung zu a. Transistorgrundschaltung Es liegt eine Sourceschaltung vor, da der Sourceanschluss des MOSFET der gemeinsame Anschlusspunkt von Ein- und Ausgangskreis der Verst¨arkerschaltung ist. L¨ osung zu b. Spannungsverst¨ arkung

6.1.2

Die Bestimmung der Spannungsverst¨ arkung erfolgt aus der Kleinsignalersatzschaltung des Verst¨ arkers. Diese erhalten wir aus der urspr¨ unglichen Schaltung durch Kurzschließen der Koppelkapazit¨ aten und der Gleichspannungsquellen und durch Ersetzen des MOSFET durch dessen Kleinsignalersatzschaltbild nach Abb. 4.7, was auf die in Abb. 6.2 gezeigte Schaltung f¨ uhrt. Aus die-

Re uGS ue

R1//R2

gmuGS r0 R3

u’e

RL

ua

Rk Rein

Raus

Abb. 6.2. Kleinsignalersatzschaltbild der Schaltung nach Abb. 6.1

ser Schaltung kann nun die Ausgangsspannung abh¨angig von der Eingangsspannung berechnet werden. Zun¨ achst erhalten wir im Ausgangskreis unter Vernachl¨ assigung von r0 die Beziehung ua = −gm uGS (R3 //RL ) .

(6.1)

6.1 Einstufiger Verst¨ arker mit MOSFET

109

Im Eingangskreis gilt f¨ ur die u ¨ber dem Widerstand R1 //R2 abfallende Spannung ue R1 //R2 ue = ue = uGS + gm uGS Rk . (6.2) (R1 //R2 ) + Re Damit ergibt sich f¨ ur die Spannungsverst¨ arkung Au =

R1 //R2 ua gm (R3 //RL ) =− . ue 1 + gm Rk (R1 //R2 ) + Re

(6.3)

Da gem¨ aß Aufgabenstellung Re  (R1 //R2 ) ist, ist der rechte Quotient in (6.3) in guter N¨ aherung gleich eins und wir erhalten f¨ ur die Spannungsverst¨ arkung der Schaltung gm (R3 //RL ) 1 + gm Rk = −4, 4 .

Au = −

(6.4)

PSpice: 6 Einstufiger Verstaerker Au

L¨ osung zu c. Ein- und Ausgangswiderstand Der Eingangswiderstand l¨ asst sich direkt aus der Kleinsignalersatzschaltung nach Abb. 6.2 ablesen, da der Ausgangskreis der Schaltung keine R¨ uckwirkung auf den Eingangskreis hat. Wir erhalten 6.1.3 Rein = R1 //R2 ≈ 80 kΩ .

(6.5)

PSpice: 6 Einstufiger Verstaerker Rein Bei der Bestimmung des Ausgangswiderstandes muss der Einfluss der gesteuerten Stromquelle ber¨ ucksichtigt werden, die im Ausgangskreis liegt. F¨ ur die Berechnung setzen wir die Eingangssignalquelle ue zu null und schließen eine Testquelle ux an den Ausgang an (Abb. 6.3). Der Ausgangswiderstand Raus ist dann gleich dem Quotienten aus ux und dem in die Schaltung hinein fließenden Strom ix . Zur Vereinfachung der Rechnung wird zun¨achst der Ausgangswiderstand  = ux /iy ohne Ber¨ ucksichtigung des Widerstandes R3 bestimmt. Im AusRaus gangskreis gilt (6.6) ux = ux1 + ux2 mit ux1 = r0 (iy − gm uGS )

(6.7)

6.1.4

110

6 Transistorgrundschaltungen

ix

iy uGS

gmuGS r0

ux1

Re//R1//R2

R3

ux

Rk ux2 R’aus

Raus

Abb. 6.3. Schaltung zur Bestimmung des Ausgangswiderstandes. Die Signalquelle am Eingang wird kurzgeschlossen und am Ausgang der Schaltung wird eine Testquelle angeschlossen

und ux2 = Rk iy .

(6.8)

Da der Strom durch den Widerstand Re //R1 //R2 gleich null ist, ist die dar¨ uber abfallende Spannung ebenfalls gleich null und es gilt ux2 = −uGS .

(6.9)

ux = r0 (iy + gm Rk iy ) + Rk iy

(6.10)

Damit ergibt sich und

 = Raus

ux = r0 (1 + gm Rk ) + Rk . iy

(6.11)

Da gem¨ aß Aufgabenstellung r0  Rk ist, vereinfacht sich dieser Ausdruck zu  Raus = r0 (1 + gm Rk ) = 624 kΩ .

(6.12)

F¨ ur den Ausgangswiderstand Raus unter Ber¨ ucksichtigung von R3 ergibt sich damit schließlich  Raus = Raus //R3 = 14, 6 kΩ .

(6.13)

PSpice: 6 Einstufiger Verstaerker Raus

L¨ osung zu d. Wechselstromm¨ aßiger Kurzschluss von Rk Wird der Gegenkopplungswiderstand Rk wechselstromm¨aßig kurzgeschlossen, ur die Spannungsverst¨arkung so ergibt sich aus (6.4) mit Rk = 0 f¨

6.1 Einstufiger Verst¨ arker mit MOSFET

Au = −gm (R3 //RL ) = −13, 8 .

111

(6.14)

Der Gegenkopplungswiderstand beeinflusst also die Spannungsverst¨arkung, wobei ein gr¨ oßerer Wert des Widerstandes zu einer kleineren Spannungsverst¨ arkung f¨ uhrt. PSpice: 6 Einstufiger Verstaerker Au 2 L¨ osung zu e. Dimensionierung f¨ ur Au = −8 Umstellen von (6.4) nach Rk ergibt mit Au = −8 gm (R3 //RL ) + Au gm Au ≈ 680 Ω .

Rk = −

(6.15)

F¨ ur eine Spannungsverst¨ arkung von Au = −8 ist also ein Gegenkopplungswiderstand von Rk ≈ 680 Ω erforderlich. Damit sich durch diese Maßnahme der Arbeitspunkt des MOSFET nicht ¨ andert, muss sichergestellt sein, dass gleichstromm¨ aßig zwischen Source und Masse weiterhin ein Widerstand von 2 kΩ (der urspr¨ ungliche Wert von Rk ) wirksam ist. Dies erreicht man z.B., aßig kurzgeschlossener Widerstand indem in Serie zu Rk ein wechselstromm¨ R4 = 2 kΩ − Rk ≈ 1, 3 kΩ

(6.16)

geschaltet wird. Der Widerstand Rk in Abb. 6.1 ist also durch das in Abb. 6.4 gezeigte Netzwerk mit den in (6.15) und (6.16) berechneten Widerstandswerten zu ersetzen. Source-Anschluss Rk

R4

C¥

Abb. 6.4. Die gew¨ unschte Spannungsverst¨ arkung von Au = −8 l¨ asst sich einstellen, indem man den Widerstand Rk in Abb. 6.1 durch das gezeigte Netzwerk mit Rk = 680 Ω und R4 = 1, 3 kΩ ersetzt

PSpice: 6 Einstufiger Verstaerker Au 3

112

6 Transistorgrundschaltungen

6.2 Zweistufiger Verst¨ arker Aufgabenstellung Gegeben sei die in Abb. 6.5 gezeigte, zweistufige Verst¨arkerschaltung mit UB = 10 V, R1 = 9, 1 kΩ, R2 = 2 kΩ und RL = 10 kΩ. Von den Transistoren seien folgende Daten bekannt: • npn-Transistor: BN = 170, UAN = 75 V, • pnp-Transistoren: BN = 230, UAN = 115 V. Die Eigenschaften der pnp-Transistoren T2 bis T4 seien identisch. Zur Vereinfachung der Berechnungen soll zun¨ achst angenommen werden, dass das Kollektorpotenzial UC,1 des Transistors T1 mit Hilfe der Gleichspannungsquelle UBE,A auf die Mitte des aussteuerbaren Bereiches eingestellt und konstant gehalten wird, d.h. es sei UC,1 = UB /2 = 5 V. UB

T3

T4

R1

UC,1

R2

C¥

T2

T1 RL

Ue UBE,A Abb. 6.5. Zweistufige Verst¨ arkerschaltung

a. Erkl¨ aren Sie die Funktion der einzelnen Bauelemente der Schaltung. In welcher Transistorgrundschaltung arbeiten die Transistoren T1 und T2 ? b. Berechnen Sie u agig und unter Vernachl¨assigung der Basisstr¨ome ¨berschl¨ die Kollektorstr¨ ome sowie die Kollektor-Emitter-Spannungen der vier Transistoren im Arbeitspunkt. c. Ermitteln Sie die Kleinsignalparameter der Transistoren im Arbeitspunkt. d. Bestimmen Sie die Spannungsverst¨ arkung der beiden Verst¨arkerstufen sowie der Gesamtschaltung. Nehmen Sie zu diesem Zweck sinnvolle Vereinfachungen vor.

6.2 Zweistufiger Verst¨ arker

113

e. Berechnen Sie den Eingangs- und den Ausgangswiderstand der beiden Stufen. Nehmen Sie auch hier sinnvolle Vereinfachungen vor. f. Bei einer realen Schaltung w¨ are das Kollektorpotenzial des Transistors T1 aufgrund der hohen Spannungsverst¨ arkung der ersten Stufe ¨außerst instabil, d.h. es w¨ urde sehr stark auf Temperatur¨anderungen und geringste ¨ Anderungen der Spannung UBE,A reagieren. Eine M¨oglichkeit, den Arbeitspunkt der Schaltung einzustellen und zu stabilisieren, ist in Abb. 6.6 gezeigt. Dimensionieren Sie die Widerst¨ ande R3 und R4 so, dass sich ein Kollektorpotenzial von UC,1 = 5 V ergibt. Beschreiben sie die Funktionsweise der Stabilisierung. UB

T3

T4

R1 R3

UC,1

C¥

T1

Ue

R4

Abb. 6.6. Schaltung zur Arbeitspunkteinstellung und -stabilisierung

L¨ osung zu a. Funktionsbeschreibung der Bauelemente Der Transistor T1 bildet die erste Verst¨ arkerstufe der in Abb. 6.5 gezeigten, zweistufigen Verst¨ arkerschaltung. Da der Emitter von T1 der gemeinsame Anschlusspunkt von Ein- und Ausgangskreis der Verst¨arkerstufe ist, arbeitet dieser Transistor in Emitterschaltung. Der Kollektorstrom von T1 wird mit Hilfe des aus den Transistoren T3 und T4 sowie dem Widerstand R1 bestehenden Stromspiegels eingestellt. Der Transistor T2 bildet die zweite Stufe der Verst¨arkerschaltung. Dieser Transistor arbeitet in Kollektorschaltung. Der Widerstand R2 ist der Arbeits¨ des Emitterstromes von widerstand von T2 , d.h. durch R2 werden Anderungen ¨ T2 in Anderungen der Ausgangsspannung umgesetzt. Der Koppelkondensator C∞ sperrt den am Emitter von T2 liegenden Gleichspannungsanteil des Ausgangssignals, so dass am Lastwiderstand RL ein reines Wechselsignal abf¨allt.

6.1

6.2

114

6 Transistorgrundschaltungen

L¨ osung zu b. Arbeitspunkte der Transistoren

5.3.1

Wir betrachten zun¨ achst den Stromspiegel T3 , T4 . Da die beiden Transistoren baugleich sind, sind unter Vernachl¨ assigung des Ausgangswiderstandes von ome IC,3 und IC,4 gleich groß, wobei der KollektorT4 auch die Kollektorstr¨ assigung der Basisstr¨ome dem Strom durch den strom durch T3 bei Vernachl¨ aherung UBE = −0, 7 V f¨ ur die BasisWiderstand R1 entspricht. Mit der N¨ Emitter-Spannung des pnp-Transistors T3 ergibt sich f¨ ur die Spannung u ¨ber dem Widerstand R1 ein Wert von UB + UBE,3 und die Kollektorstr¨ome durch T3 und T4 werden schließlich UB + UBE,3 10 V − 0, 7 V =− R1 9, 1 kΩ = −1 mA .

IC,4 = IC,3 = −

(6.17)

Unter Vernachl¨assigung des Basisstromes von T2 ist der Kollektorstrom von T1 vom Betrage her gleich dem Kollektorstrom von T4 und wir erhalten IC,1 = −IC,4 = −IC,3 = 1 mA .

(6.18)

Das Emitterpotenzial von T2 ist durch das Kollektorpotenzial UC,1 von T1 festgelegt. Mit dem in der Aufgabenstellung vorgegebenen Wert von UC,1 = ur die Basis-Emitter-Spannung des 5 V und der N¨ aherung UBE = −0, 7 V f¨ pnp-Transistors T2 wird UE,2 = UC,1 − UBE,2 = 5 V + 0, 7 V = 5, 7 V .

(6.19)

Der Kollektorstrom IC,2 ist unter Vernachl¨ assigung des Basisstromes von T2 gleich dem durch den Widerstand R2 fließenden Strom und wir erhalten UB − UE,2 10 V − 5, 7 V =− R2 2 kΩ = −2, 15 mA .

IC,2 = −

(6.20)

Da die Potenziale UC,1 und UE,2 bekannt sind, lassen sich die KollektorEmitter-Spannungen der Transistoren auf einfache Weise bestimmen, was auf die folgenden Ergebnisse f¨ uhrt: UCE,1 = UC,1 = 5 V ,

(6.21)

UCE,2 = −UE,2 = −5, 7 V , UCE,3 = UBE,3 = −0, 7 V ,

(6.22) (6.23)

UCE,4 = UC,1 − UB = −5 V .

(6.24)

PSpice: 6 Zweistufiger Verstaerker AP

6.2 Zweistufiger Verst¨ arker

115

L¨ osung zu c. Kleinsignalparameter der Transistoren Die Kleinsignalparameter der Transistoren lassen sich auf einfache Weise mit Hilfe von (3.9) bis (3.12) und den Ergebnissen aus Teilaufgabe b. berechnen (vgl. Abschnitte 3.3 und 5.4). Die Ergebnisse der Berechnungen sind in Ta¨ belle 6.1 zusammengefasst. Es zeigt sich eine gute Ubereinstimmung mit den Ergebnissen der PSpice-Simulation PSpice: 6 Zweistufiger Verstaerker AP . Nach Durchf¨ uhrung der Simulation werden die Kleinsignalparameter der Transistoren im Abschnitt Operating Point Information in der Ausgabedatei (Dateiendung .out) aufgelistet. Tabelle 6.1. Kleinsignalparameter der Transistoren gm βN rπ r0

T1 38, 5 mS 170 4, 4 kΩ 80 kΩ

T2 82, 7 mS 230 2, 8 kΩ 56 kΩ

T3 38, 5 mS 230 6 kΩ 116 kΩ

T4 38, 5 mS 230 6 kΩ 120 kΩ

L¨ osung zu d. Spannungsverst¨ arkung Zur Berechnung der Spannungsverst¨ arkung wird zun¨achst die Kleinsignalersatzschaltung (Abb. 6.7) des zweistufigen Verst¨arkers ermittelt. Dazu schließen wir die Kapazit¨ at und die Gleichspannungsquellen der urspr¨ unglichen Schaltung kurz und ersetzen die Transistoren T1 und T2 durch ihr Kleinsignalersatzschaltbild (s. Abb. 3.10). Gem¨ aß dem Lehrbuch, Abschn. 5.3.1 kann dabei der Stromspiegel T3 , T4 im Kleinsignalersatzschaltbild durch den ucksichtigt werden. Ausgangswiderstand r0,4 des Transistors T4 ber¨ Die Spannungsverst¨ arkung der Gesamtschaltung setzt sich aus den Spannungsverst¨ arkungen der beiden einzelnen Verst¨arkerstufen zusammen, die wir im Folgenden getrennt berechnen. Bei der Berechnung der Spannungsverst¨ arkung der ersten Stufe ist zu beachten, dass diese durch die zweite Stufe belastet wird. Es muss daher zun¨ achst der Eingangswiderstand Rein,2 der zweiten Stufe (vgl. Abb. 6.7) bestimmt werden. Dazu bilden wir die Maschengleichung am Eingang der zweiten Stufe und erhalten u1 = uBE,2 + ua .

(6.25)

Dabei gilt f¨ ur die Ausgangsspannung ua ua = (ix + gm2 uBE,2 )(R2 //RL ) ,

(6.26)

5.4.1 5.4.5

6.1.2 6.2.3

116

6 Transistorgrundschaltungen

T1

ü

ü

ü ý

Stufe II

ü ý

Stufe I

T2

ix

gm1 uBE,1

ue

rp1

uBE,1

r0,1

gm2 uBE,2

r0,4 u1

rp2

Rein,2

uBE,2

R2//RL

r0,2

ua

Abb. 6.7. Kleinsignalersatzschaltbild des zweistufigen Verst¨ arkers nach Abb. 6.5

wenn man den Ausgangswiderstand r0,2 des Transistors T2 zur Vereinfachung der Rechnung vernachl¨ assigt. F¨ ur den Strom ix , der in die zweite Stufe fließt, ergibt sich mit (3.11) ix =

uBE,2 gm2 uBE,2 = . rπ2 βN,2

(6.27)

uber dem Kollektorstrom Wegen βN,2  1 kann der Basisstrom ix gegen¨ assigt werden und wir erhalten in guter N¨aherung gm2 uBE,2 vernachl¨ ua = gm2 uBE,2 (R2 //RL ) .

(6.28)

Mit (6.25) ergibt sich f¨ ur die am Eingang der zweiten Stufe anliegenden Spannung u1 = uBE,2 (1 + gm2 (R2 //RL )) = rπ2 ix (1 + gm2 (R2 //RL )) .

(6.29)

F¨ ur den Eingangswiderstand der zweiten Stufe erhalten wir schließlich Rein,2 =

u1 = rπ2 (1 + gm2 (R2 //RL )) ≈ 390 kΩ ix

(6.30)

mit R2 //RL = 1, 67 kΩ sowie mit rπ2 = 2, 8 kΩ und gm2 = 82, 7 mS gem¨aß Tabelle 6.1. Zur Bestimmung der Verst¨ arkung der ersten Stufe k¨onnen wir daher das in Abb. 6.8 gezeigte, vereinfachte Kleinsignalersatzschaltbild verwenden, in welchem die zweite Verst¨ arkerstufe durch deren Eingangswiderstand Rein,2 ber¨ ucksichtigt ist. Die Ausgangsspannung u1 der ersten Stufe l¨asst sich dann direkt aus der Ersatzschaltung bestimmen, was auf u1 = −gm1 uBE,1 (r0,1 //r0,4 //Rein,2 )

(6.31)

f¨ uhrt. Mit uBE,1 = ue und den Ergebnissen aus Tabelle 6.1 erhalten wir schließlich f¨ ur die Spannungsverst¨ arkung der ersten Verst¨arkerstufe

6.2 Zweistufiger Verst¨ arker

117

ie gm1 uBE,1

rp1

ue

uBE,1

r0,1

r0,4

Rein,2 u1

Rein,1 Abb. 6.8. Kleinsignalersatzschaltbild der ersten Verst¨ arkerstufe. Die zweite Stufe ucksichtigt wird durch deren Eingangswiderstand Rein,2 ber¨

u1 = −gm1 (r0,1 //r0,4 //Rein,2 ) = −38, 5 mS × 42, 7 kΩ ue = −1645 . (6.32)

Au,I =

Zur Berechnung der Spannungsverst¨ arkung der zweiten Verst¨arkerstufe verwenden wir die Schaltung aus Abb. 6.7. Mit (6.28) und (6.29) ergibt sich Au,II

ua gm2 (R2 //RL ) = = u1 1 + gm2 (R2 //RL ) = 0, 993 .

6.2.2

(6.33)

Die Spannungsverst¨ arkung der Gesamtschaltung ist das Produkt aus den Verst¨ arkungen der beiden Stufen, d.h. ua = Au,I Au,II ue ≈ −1630 .

Au =

(6.34)

PSpice: 6 Zweistufiger Verstaerker Au Die Verst¨ arkung der Schaltung wird also im Wesentlichen durch die erste Verst¨ arkerstufe erzielt, w¨ ahrend die zweite Stufe eine Verst¨arkung von etwa eins hat und somit praktisch nicht zur Verst¨ arkung beitr¨agt. Die Aufgabe der zweiten Stufe wird in Teilaufgabe e. untersucht. L¨ osung zu e. Ein- und Ausgangswiderstand Der Eingangswiderstand Rein,1 der ersten Verst¨arkerstufe kann direkt aus Abb. 6.8 abgelesen werden. Wir erhalten ue = rπ1 ie = 4, 4 kΩ .

6.1.3

Rein,1 =

(6.35)

118

6 Transistorgrundschaltungen

Zur Bestimmung des Ausgangswiderstandes Raus,1 der ersten Stufe wird zun¨ achst die Spannungsquelle ue am Eingang der Schaltung auf null gesetzt und dann eine Spannungsquelle ux an die Ausgangsklemmen der ersten Stufe angeschlossen, so dass sich die in Abb. 6.9 gezeigte Anordnung ergibt. 6.1.4

ix gm1 uBE,1

rp1

uBE,1

r0,1

r0,4

ux

Raus,1 Abb. 6.9. Schaltung zur Bestimmung des Ausgangswiderstandes der ersten Verst¨ arkerstufe

F¨ ur die Spannung ux gilt dann ux = (ix − gm1 uBE,1 )(r0,1 //r0,4 ) .

(6.36)

ur den AusgangsWegen ue = 0 ist auch uBE,1 = 0 und somit erhalten wir f¨ widerstand der ersten Stufe ux = (r0,1 //r0,4 ) ix = 48 kΩ .

Raus,1 =

(6.37)

PSpice: 6 Stufe1 Rein und 6 Stufe1 Raus Der Eingangswiderstand der zweiten Verst¨ arkerstufe wurde bereits mittels (6.30) in Teilaufgabe d. zu Rein,2 ≈ 390 kΩ

6.2.4

(6.38)

berechnet. Zur Bestimmung des Ausgangswiderstandes Raus,2 der zweiten Stufe, und damit der Gesamtschaltung, wird die Eingangssignalquelle ue der Schaltung nach Abb. 6.7 auf Masse gelegt und eine Spannungsquelle ux an die Ausgangsklemmen der zweiten Stufe angeschlossen. Wegen uBE,1 = ue = 0 wird auch der Strom gm uBE,1 = 0, so dass wir die in Abb. 6.10 dargestellte Anordnung erhalten. Durch Umzeichnen ergibt sich die in Abb. 6.11 gezeigte, ¨aquivalente Schaltung. F¨ ur den in die Schaltung hinein fließenden Strom ix gilt wegen uBE,2 = −ux ix =

ux ux + + gm,2 ux . R2 //r0,2 rπ2 + r0,1 //r0,4

(6.39)

6.2 Zweistufiger Verst¨ arker

119

gm2 uBE,2

rp2 r0,1

r0,2

uBE,2

ix

r0,4

ux

R2 Raus,2

Abb. 6.10. Schaltung zur Bestimmung des Ausgangswiderstandes der zweiten Verst¨ arkerstufe

rp2 r0,1//r0,4

R2//r0,2

ix uBE,2

ux gm2 uBE,2

Raus,2 ¨ Abb. 6.11. Aquivalente Schaltung zu Abb. 6.10

Damit ergibt sich f¨ ur den Ausgangsleitwert der zweiten Stufe Gaus,2 =

1 ix 1 1 = = gm,2 + + . Raus,2 ux R2 //r0,2 rπ2 + r0,1 //r0,4

(6.40)

Zieht man die Ergebnisse aus Tabelle 6.1 heran, so erkennt man, dass der aus der Parallelschaltung der beiden Widerst¨ ande R2 und r0,2 sowie der aus rπ2 , r0,1 und r0,4 resultierende Leitwert viel kleiner ist als die Steilheit gm,2 , so ur den dass diese Leitwerte gegen¨ uber gm,2 vernachl¨assigt werden k¨onnen. F¨ Ausgangswiderstand der zweiten Stufe erhalten wir daher in guter N¨aherung Raus,2 =

1

=

gm,2 ≈ 12 Ω .

1 82, 7 mS (6.41)

PSpice: 6 Stufe2 Rein und 6 Stufe2 Raus Mit der ersten Stufe des Verst¨ arkers wird eine hohe Spannungsverst¨arkung realisiert. Die zweite Stufe, die nur eine Verst¨ arkung von etwa eins hat, verringert den Ausgangswiderstand der Schaltung, so dass diese auch niederohmige Lasten treiben kann, ohne dass die Ausgangsspannung signifikant abnimmt.

120

6 Transistorgrundschaltungen

L¨ osung zu f. Einstellung und Stabilisierung des Arbeitspunktes Die Funktionsweise der in Abb. 6.6 gezeigten Arbeitspunktstabilisierung l¨asst sich wie folgt erkl¨ aren: Kommt es zu einem geringf¨ ugigen Anstieg des Kollektorstromes von T1 , beispielsweise durch Temperaturerh¨ohung, so hat dies aufgrund des hohen Ausgangswiderstandes des Stromspiegels T3 , T4 bereits ein deutliches Absinken des Kollektorpotenzials UC,1 zur Folge. Bedingt durch den Spannungsteiler R3 , R4 sinkt dadurch die Basis-Emitter-Spannung von T1 ebenfalls ab, was wiederum dem Anstieg des Kollektorstromes entgegenwirkt. Das Wegdriften des Arbeitspunktes aufgrund der Temperaturerh¨ohung wird somit verhindert, der Arbeitspunkt bleibt weitgehend stabil. Ist der Spannungsteiler R3 , R4 in Abb. 6.6 ausreichend niederohmig, so uber dem durch die Widerst¨ande fließenkann der Basisstrom von T1 gegen¨ den Strom vernachl¨ assigt werden und es kann somit von einem unbelasteten Spannungsteiler ausgegangen werden. Das Kollektorpotenzial UC,1 und die Basis-Emitter-Spannung von T1 stehen also wie folgt miteinander in Beziehung R4 . (6.42) UBE,1 = UC,1 R3 + R4 Durch Umstellen erh¨ alt man mit UC,1 = 5 V und UBE,1 = 0, 7 V R3 UC,1 = −1 R4 UBE,1 = 6, 14 .

(6.43)

Stehen Widerst¨ande aus der Normreihe E-24 zur Verf¨ ugung, so l¨asst sich dieses Widerstandsverh¨ altnis z.B. durch R3 = 62 kΩ und R4 = 10 kΩ n¨aherungsweise realisieren. PSpice: 6 Zweistufiger Verstaerker AP-Stabil

6.3 Gateschaltung Aufgabenstellung Es ist ein Verst¨arker in Gateschaltung mit 4-Widerstandsnetzwerk und einer Betriebsspannung von UB = 15 V so zu dimensionieren, dass sich ein Eingangswiderstand von 50 Ω ergibt. Zu diesem Zweck stehen zwei MOSFETugung: Typen mit UT h = 1 V zur Verf¨ • Typ 1: βn = 1 mAV−2 , • Typ 2: βn = 100 mAV−2 .

6.3 Gateschaltung

121

Um eine ausreichende Stabilit¨ at des Arbeitspunktes zu gew¨ahrleisten, soll u ¨ber dem Sourcewiderstand eine Gleichspannung von etwa 1 V abfallen. Die an die Verst¨ arkerschaltung angeschlossene Last betrage 10 kΩ. Der Effekt der Kanall¨ angenmodulation ist zu vernachl¨ assigen. a. Zeichnen Sie das Schaltbild des Verst¨ arkers. b. Zeichnen Sie das zugeh¨ orige Kleinsignalersatzschaltbild. Vernachl¨assigen Sie dabei den Einfluss der parasit¨ aren und der Koppelkapazit¨aten. c. Dimensionieren Sie die Schaltung so, dass sich der geforderte Eingangswiderstand von 50 Ω ergibt. Welcher der beiden zur Verf¨ ugung stehenden MOSFET-Typen ist f¨ ur diesen Zweck der Geeignetere? Verwenden Sie Bauelemente mit Nennwerten aus der Normreihe E-24 (s. Tabelle 12.3 im Anhang). d. Berechnen Sie die Spannungsverst¨ arkung der Schaltung, wenn der Innenwiderstand der Eingangssignalquelle Re = 50 Ω betr¨agt. e. Diskutieren Sie M¨ oglichkeiten zur Erh¨ ohung der Spannungsverst¨arkung, ohne dass sich der Eingangswiderstand ¨ andert.

L¨ osung zu a. Schaltbild Das Schaltbild des Verst¨ arkers in Gateschaltung mit 4-Widerstandsnetzwerk ist in Abb. 6.12 gezeigt. Mit Hilfe der drei Kapazit¨aten C∞ wird das Eingangssignal Ue eingekoppelt, das Ausgangssignal Ua ausgekoppelt und der Gateanschluss des MOSFET wechselstromm¨ aßig auf Masse gelegt. Der Lastasentiert die an den Verst¨arker angeschlossene Last. widerstand RL repr¨ UB

R3

C¥

R2 C¥ C¥

R1

R4

RL

Re

Ue

Abb. 6.12. Verst¨ arker in Gateschaltung

Ua

6.3

122

6 Transistorgrundschaltungen

L¨ osung zu b. Kleinsignalersatzschaltbild

5.4.1

Das Kleinsignalersatzschaltbild (Abb. 6.13) der Verst¨arkerschaltung erhalten wir durch Kurzschließen der Koppelkapazit¨ aten und der Gleichspannungsquelle sowie durch Ersetzen des MOSFET durch dessen Kleinsignalersatzschaltbild (s. Abb. 4.7). Die parasit¨ aren Kapazit¨ aten des Transistors sind dabei nicht ber¨ ucksichtigt.

Re

r0 gmuGS

ue

R4

R3//RL

uGS

ua

Rein Abb. 6.13. Kleinsignalersatzschaltbild der Verst¨ arkerschaltung nach Abb. 6.12

L¨ osung zu c. Schaltungsdimensionierung

6.3.2

Da die Dimensionierung unter der Bedingung erfolgen soll, dass der Eingangswiderstand Rein = 50 Ω betr¨ agt, leiten wir zun¨achst die Beziehung f¨ ur den Eingangswiderstand der Schaltung ab. Zu diesem Zweck wird die Eingangssignalquelle ue und deren Innenwiderstand Re von dem Kleinsignalersatzschaltbild (Abb. 6.13) abgetrennt und statt dessen eine Testquelle ux angeschlossen. Vernachl¨ assigt man die Kanall¨ angenmodulation des MOSFET, so gilt r0 → ∞, und es ergibt sich die in Abb. 6.14 gezeigte Anordnung.

iy

ix

gmuGS ux

R4 Rein

uGS

R3//RL

ua

Rein'

Abb. 6.14. Schaltung zur Bestimmung des Eingangswiderstandes Rein

6.3 Gateschaltung

123

Wir bestimmen zun¨ achst den Eingangswiderstand ux iy

Rein =

(6.44)

ohne den Widerstand R4 , den wir nachtr¨ aglich durch Parallelschaltung zu Rein ber¨ ucksichtigen k¨ onnen. Mit ux = −uGS und iy = −gm uGS ergibt sich Rein =

1 gm

(6.45)

¨ in Ubereinstimmung mit dem Lehrbuch, Abschn. 6.3.2. Unter Ber¨ ucksichtiur den Eingangswiderstand der gung des Widerstandes R4 ergibt sich dann f¨ Gesamtschaltung Rein =

ux 1 R4 = R4 // = . ix gm 1 + gm R 4

(6.46)

Die Parameter, die wir bei der Dimensionierung ¨andern k¨onnen, sind also der Widerstand R4 und die Steilheit gm . Dabei ist der Sourcewiderstand R4 durch die an ihm abfallende Gleichspannung, die laut Aufgabenstellung UR4 ≈ 1 V betragen soll, und den Drain-Source-Strom IDS,A des MOSFET im Arbeitspunkt gegeben. Damit gilt UR4 . (6.47) R4 = IDS,A Die Steilheit gm des MOSFET berechnet sich nach (4.10). Da die Effekte der Kanall¨ angenmodulation vernachl¨ assigt werden k¨onnen (d.h. λ = 0), vereinfacht sich dieser Ausdruck zu  (6.48) gm = 2 IDS,A βn . Durch Einsetzen von (6.47) und (6.48) in (6.46) erhalten wir nach einigen Umformungen

 Rein IDS,A + UR4 2 IDS,A βn = UR4 (6.49) mit IDS,A als einzige Unbekannte. Diesen Ausdruck k¨onnen wir in die Form einer quadratischen Gleichung bringen und anschließend den zur Einstellung des gew¨ unschten Eingangswiderstandes n¨ otigen Wert von IDS,A bestimmen. Umstellen und anschließendes Quadrieren f¨ uhrt zun¨achst auf  2 IDS,A βn = gm = bzw.

 2 2 IDS,A βn = gm =

1 IDS,A − Rein UR4

1 IDS,A − Rein UR4

(6.50)

2 .

(6.51)

124

6 Transistorgrundschaltungen

An dieser Stelle ist zu erkennen, dass eine L¨osung IDS,A der quadratischen Gleichung nur dann g¨ ultig ist, wenn die Bedingung 1 IDS,A − = gm > 0 Rein UR4

(6.52)

erf¨ ullt ist, da nur positive Werte f¨ ur die Steilheit gm sinnvoll sind. Durch Umstellen von (6.51) erhalten wir schließlich die quadratische Gleichung   UR4 U2 2 2 − 2 IDS,A UR4 βn + (6.53) + 2R4 = 0 . IDS,A Rein Rein Mit dem MOSFET vom Typ 1 (βn = 1 mAV−2 ) sowie mit UR4 = 1 V und Rein = 50 Ω wird daraus 2 − IDS,A × 42 mA + (20 mA)2 = 0 . IDS,A

(6.54)

Von den beiden L¨ osungen der quadratischen Gleichung ist dabei nur die L¨ osung (6.55) IDS,A = 14, 6 mA sinnvoll, da nur sie die Bedingung (6.52) erf¨ ullt. Mit dem MOSFET vom Typ 2 (βn = 100 mAV−2 ) und (6.53) erh¨alt man 2 − IDS,A × 240 mA + (20 mA)2 = 0 . IDS,A

(6.56)

Von den beiden L¨ osungen dieser Gleichung ist nur die L¨osung IDS,A = 1, 68 mA

(6.57)

sinnvoll, da nur sie die Bedingung (6.52) erf¨ ullt. Bei Verwendung des MOSFET vom Typ 2 ist also ein geringerer Drain-Source-Strom IDS,A n¨otig als bei Verwendung von Typ 1, d.h. die Verlustleistung der Schaltung wird geringer und der Wirkungsgrad h¨ oher sein. Aus diesem Grund w¨ahlen wir den MOSFET vom Typ 2 f¨ ur den Aufbau der Schaltung. Aus (6.47) ergibt sich damit der Wert f¨ ur den Widerstand R4 zu R4 =

UR4 1V = 595 Ω . = IDS,A 1, 68 mA

(6.58)

Zur Realisierung mit Widerst¨ anden aus der Normreihe E-24 w¨ahlen wir R4 = 620 Ω .

(6.59)

Damit ergibt sich die tats¨ achlich u ¨ber R4 abfallende Spannung UR4 = R4 IDS,A = 1, 04 V .

(6.60)

Der MOSFET soll im S¨ attigungsbereich betrieben werden, d.h. Drain-SourceStrom und Gate-Source-Spannung des MOSFET stehen u ¨ber (4.3) miteinander in Beziehung. Durch Umstellen dieser Gleichung erh¨alt man

6.3 Gateschaltung

 UGS,A =

2IDS,A + UT h = βn



2 × 1, 68 mA + 1 V = 1, 18 V . 100 mAV−2

125

(6.61)

Die Spannung u ¨ber dem Widerstand R1 muss also UR1 = UR4 + UGS,A = 2, 22 V = UB

R1 R1 + R2

(6.62)

betragen, um den gew¨ unschten Strom IDS,A einzustellen. Durch Umstellen erh¨ alt man f¨ ur das Widerstandsverh¨ altnis R2 UB − UR1 = = 5, 76 . R1 UR1

(6.63)

Dieses Widerstandsverh¨ altnis l¨ asst sich z.B. durch R2 = 750 kΩ

und R1 = 130 kΩ

(6.64)

einstellen. Wird die Drain-Source-Spannung des MOSFET gleich der halben Betriebsspannung gew¨ ahlt, so gilt UDS,A = UB − IDS,A (R3 + R4 ) =

UB . 2

(6.65)

Durch Umstellen erh¨ alt man R3 =

UB − R4 = 3, 84 kΩ . 2IDS,A

(6.66)

Aus der E-24-Reihe w¨ ahlen wir den Widerstandswert R3 = 3, 9 kΩ .

(6.67)

Die Richtigkeit der durchgef¨ uhrten Berechnungen wird durch die Simulation der unten angegebenen PSpice-Datei best¨ atigt. PSpice: 6 Gateschaltung Rein

L¨ osung zu d. Spannungsverst¨ arkung Die Spannungsverst¨ arkung wird mit Hilfe des Kleinsignalersatzschaltbildes (Abb. 6.13) bestimmt. Da der Ausgangswiderstand r0 des MOSFET vernachl¨ assigt werden soll, gilt f¨ ur die Ausgangsspannung ua = −gm uGS (R3 //RL ) .

(6.68)

Im Eingangskreis f¨ uhrt die Knotengleichung auf ue + uGS uGS + + gm uGS = 0 . Re R4

(6.69)

6.3.1

126

6 Transistorgrundschaltungen

Aufl¨ osen von (6.69) nach uGS ergibt nach einigen Umformungen uGS = −ue

R4 1 . Re + R4 1 + gm (Re //R4 )

(6.70)

Aus (6.68) und (6.70) erhalten wir schließlich f¨ ur die Spannungsverst¨arkung den Ausdruck gm (R3 //RL ) ua R4 Au = . (6.71) = ue Re + R4 1 + gm (Re //R4 ) Mit IDS,A = 1, 68 mA und βn = 100 mAV−2 ergibt sich f¨ ur die Steilheit des MOSFET  (6.72) gm = 2 IDS,A βn = 18, 3 mS . Mit Re = 50 Ω, R3 = 3, 9 kΩ, R4 = 620 Ω und RL = 10 kΩ ergibt sich f¨ ur die Spannungsverst¨arkung der Zahlenwert Au ≈ 26 .

(6.73)

¨ in guter Ubereinstimmung mit dem Ergebnis der PSpice-Simulation. PSpice: 6 Gateschaltung Au

L¨ osung zu e. Erh¨ ohung der Spannungsverst¨ arkung Die M¨ oglichkeiten zur Erh¨ ohung der Spannungsverst¨arkung werden im Folgenden anhand von (6.71) Au =

gm (R3 //RL ) R4 Re + R4 1 + gm (Re //R4 )

(6.74)

diskutiert. Die Widerst¨ ande Re und RL sind durch die ¨außere Beschaltung des Verst¨ arkers vorgegeben und daher nicht ver¨anderbar. Der Widerstand R4 ist durch (6.58) festgelegt. Er kann nicht, wie bei der Emitter- bzw. Sourceschaltung, wechselstromm¨ aßig kurzgeschlossen werden, um die Spannungsverst¨ arkung zu erh¨ ohen, weil hierdurch das Eingangssignal ebenfalls kurzgeschlossen w¨ urde. Somit bleiben nur der Drainwiderstand R3 und die Steilheit gm des MOSFET, um Au zu beeinflussen. Erh¨ oht man R3 , so hat dies eine Absenkung des Drainpotenzials und daher eine Verringerung des zur Verf¨ ugung stehenden, symmetrischen Aussteuerbereiches zur Folge. Wird R3 beispielsweise von 3, 9 kΩ auf 7, 5 kΩ erh¨oht, so sinkt das Drainpotenzial von 8, 4 V auf 2, 4 V ab, wenn der Drain-SourceStrom n¨ aherungsweise als konstant angenommen wird. Aus (6.74) ergibt sich dann eine Spannungsverst¨ arkung von Au ≈ 39. Eine weitere Erh¨ohung von R3 w¨ urde das Drainpotenzial weiter absenken, so dass der MOSFET allm¨ahlich in den Widerstandsbereich u ¨bergeht und die Spannungsverst¨arkung dadurch sehr kleine Werte annimmt.

6.3 Gateschaltung

127

Der Versuch, die Spannungsverst¨ arkung u ¨ber die Steilheit gm zu vergr¨oßern, erfordert die Verwendung eines MOSFET mit einem h¨oheren Verst¨arkungsur βn = faktor βn und eine Neudimensionierung der Schaltung, die hier f¨ uhrt wird. Aus 500 mAV−2 in Kurzform analog zu Teilaufgabe c. durchgef¨ (6.53) ergibt sich die quadratische Gleichung 2 − IDS,A × 1, 04 A + (20 mA)2 = 0 IDS,A

(6.75)

mit der einzig sinnvollen L¨ osung IDS,A = 0, 385 mA .

(6.76)

Weiterhin erh¨ alt man R4 =

UR4 1V = 2, 6 kΩ = IDS,A 0, 385 mA

(6.77)



und UGS,A =

2IDS,A + UT h = 1, 04 V βn

(6.78)

sowie UR1 = UR4 + UGS,A = 2, 04 V .

(6.79)

F¨ ur das Widerstandsverh¨ altnis R2 /R1 ergibt sich R2 UB − UR1 = = 6, 35 . R1 UR1

(6.80)

F¨ ur den Drainwiderstand gilt R3 =

UB − R4 = 16, 9 kΩ . 2IDS,A

Die Steilheit des MOSFET betr¨ agt  gm = 2 IDS,A βn = 19, 6 mS .

(6.81)

(6.82)

Damit erh¨ alt man mit (6.74) eine Spannungsverst¨arkung von Au ≈ 62 und mit (6.46) den geforderten Eingangswiderstand von 50 Ω.

(6.83)

128

6 Transistorgrundschaltungen

6.4 Push-Pull Ausgangsstufe Aufgabenstellung Die in Abb. 6.15 gezeigte Schaltung stellt die Ausgangsstufe eines Verst¨arkers dar, welche durch die Spannungsquelle Ua0 und den Ausgangswiderstand Raus beschrieben wird. Die Spannungsquelle Ua0 liefere ein sinusf¨ormiges Wechselsignal mit konstanter Amplitude. Belastet wird der Verst¨arker durch den Widerstand RL . Raus

Uao

RL Ua

Abb. 6.15. Die Ausgangsstufe eines Verst¨ arkers wird durch die ideale Spannungsquelle Ua0 und den Ausgangswiderstand Raus modelliert. Belastet wird die Stufe durch den Widerstand RL

a. Die in Abb. 6.15 gezeigte Schaltung wird mit PSpice simuliert. Bei einer Belastung mit RL = 1 kΩ ergibt die Transienten-Analyse eine Ausgangsˆa = 3, 28 V. Wird der Lastwiderstand spannung mit einer Amplitude von U auf RL = 100 Ω reduziert, so bricht die Amplitude der Ausgangsspannung ˆa = 1, 25 V zusammen. Wie groß ist der Ausgangswiderstand Raus auf U des Verst¨ arkers? PSpice: 6 Verstaerkermodell TR-Analyse Um das Zusammenbrechen der Ausgangsspannung bei h¨oherer Belastung zu verhindern, wird der Verst¨ arkerschaltung eine Push-Pull Ausgangsstufe nachgeschaltet, so dass sich die in Abb. 6.16 gezeigte Anordnung ergibt. UB+

Raus

Uao

U1

RL

Ua

UB-

Abb. 6.16. Zur Verringerung des Ausgangswiderstandes wird dem Verst¨ arkermodell eine Push-Pull Ausgangsstufe nachgeschaltet

6.4 Push-Pull Ausgangsstufe

129

b. Die Schaltung aus Abb. 6.16 wird mit PSpice simuliert. Das Ergebnis der Transienten-Analyse ist qualitativ in Abb. 6.17 dargestellt. Zu erkennen sind nichtlineare Verzerrungen des Ausgangssignals Ua im ¨ Ubergangsbereich zwischen positiver und negativer Halbwelle. Nennen Sie die Ursache f¨ ur diese Verzerrungen. PSpice: 6 Push-Pull TR-Analyse c. F¨ ur RL = 1 kΩ ergibt die in Teilaufgabe b. durchgef¨ uhrte Transientenˆa = 3, 32 V. Bei Verringerung Analyse eine Ausgangsspannung von U des Lastwiderstandes auf RL = 100 Ω sinkt die Ausgangsspannung nur ˆa = 3, 22 V ab. Wie groß ist der Ausgangswiderstand geringf¨ ugig auf U der Push-Pull Ausgangsstufe. Hinweis: Vernachl¨assigen Sie das Absinken der Spannung U1 durch die Belastung des Verst¨arkers mit der Push-Pull Ausgangsstufe. d. Zur Bestimmung der Spannungsverst¨ arkung ua /u1 der Push-Pull Ausgangsstufe wird mit PSpice eine Wechselstrom-Kleinsignalanalyse (ACAnalyse) durchgef¨ uhrt. Die Simulation ergibt eine Spannungsverst¨arkung von null, was im Widerspruch zu dem Ergebnis der Transienten-Analyse (Abb. 6.17) steht. Erkl¨ aren Sie die Ursache f¨ ur dieses Ph¨anomen. PSpice: 6 Push-Pull AC-Analyse e. Wie k¨ onnen die nichtlinearen Verzerrungen im Ausgangssignal der PushPull Ausgangsstufe prinzipiell vermieden werden?

U(t) U1 Ua

t

Abb. 6.17. Ergebnis der Transienten-Analyse der Schaltung aus Abb. 6.16

L¨ osung zu a. Ausgangswiderstand des Verst¨ arkermodells Abbildung 6.15 kann entnommen werden, dass der Lastwiderstand RL,1 = ˆa,1 = 3, 28 V wie folgt miteinander in Be1 kΩ und die Ausgangsspannung U ziehung stehen: RL,1 ˆa,1 = U ˆa0 U . (6.84) Raus + RL,1

130

6 Transistorgrundschaltungen

ˆa,2 = 1, 25 V Analog ergibt sich f¨ ur RL,2 = 100 Ω und U ˆa,2 = U ˆa0 U

RL,2 . Raus + RL,2

(6.85)

ˆa0 und anschließendes GleichsetDurch Umstellen beider Gleichungen nach U zen erh¨ alt man ˆa,1 Raus + RL,1 = U ˆa,2 Raus + RL,2 . ˆa0 = U U RL,1 RL,2

(6.86)

Aufl¨ osen nach Raus ergibt nach einigen mathematischen Umformungen Raus = −

ˆa,1 − U ˆa,2 U ˆa,1 U RL,1

−

ˆa,2 U RL,2

= 220 Ω .

(6.87)

¨ L¨ osung zu b. Ursache der Ubernahmeverzerrungen

6.4

Die in Abb. 6.16 dargestellte Push-Pull Stufe arbeitet im B-Betrieb, d.h. beide Transistoren werden ohne Vorspannung betrieben. Dadurch sperren beide Transistoren f¨ ur Eingangsspannungen, die betragsm¨aßig kleiner sind als etwa ¨ 0, 7 V, was zu den in Abb. 6.17 erkennbaren, so genannten Ubernahmeverzerrungen f¨ uhrt. L¨ osung zu c. Ausgangswiderstand der Push-Pull Stufe ˆa,1 = 3, 32 V, RL,2 = 100 Ω und U ˆa,2 = 3, 22 V Aus (6.87) mit RL,1 = 1 kΩ, U ergibt sich (6.88) Raus ≈ 3, 5 Ω . Der Ausgangswiderstand der Push-Pull Stufe ist also deutlich geringer als der Ausgangswiderstand des Verst¨ arkers. Dadurch wird ein starkes Absinken der Ausgangsspannung bei einer Erh¨ ohung der Belastung vermieden. L¨ osung zu d. AC-Analyse vs. Transienten-Analyse Um die unterschiedlichen Resultate der AC- und der Transienten-Analyse er¨ kl¨ aren zu k¨ onnen, wird zun¨ achst die Ubertragungskennlinie der Push-Pull Stufe betrachtet (Abb. 6.18). Da beide Transistoren als Emitterfolger geschaltet ¨ sind, liegt die Spannungsverst¨ arkung bei etwa Au = 1, d.h. die Ubertragungskennlinie hat innerhalb des Aussteuerbereiches eine Steigung von etwa eins. ¨ F¨ ur kleine Eingangsspannungen |Ue | < 0, 7 V hat die Ubertragungskennlinie jedoch ein Plateau, weil in diesem Bereich beide Transistoren sperren. Bei der AC-Analyse von PSpice wird zuerst der Arbeitspunkt der zu simulierenden Schaltung bestimmt und anschließend die Schaltung um diesen

6.4 Push-Pull Ausgangsstufe

131

Ua UB+ Steigung ~1 -0,7V

0,7V

Ue Arbeitspunkt

UB-

¨ Abb. 6.18. Ubertragungskennlinie der Push-Pull Stufe (B-Betrieb)

Arbeitspunkt herum linearisiert. Bei der betrachteten Push-Pull Stufe liegt ¨ der Arbeitspunkt bei Ue = 0 V und somit auf dem Plateau der Ubertragungs¨ kennlinie. Da die Steigung der Ubertragungskennlinie an dieser Stelle gleich null ist, ergibt die AC-Analyse eine Spannungsverst¨arkung von null. Bei der Transienten-Analyse hingegen wird die zu simulierende Schaltung nicht linearisiert, so dass die nichtlinearen Eigenschaften der Bauelemente bei der Berechnung mit ber¨ ucksichtigt werden und sich somit die in Abb. 6.17 gezeigten Spannungsverl¨ aufe ergeben. ¨ L¨ osung zu e. Vermeidung von Ubernahmeverzerrungen ¨ Die Ubernahmeverzerrungen k¨ onnen prinzipiell vermieden werden, indem man ¨ die Basis-Emitter-Uberg¨ ange der beiden Transistoren in geeigneter Weise vorspannt, d.h. die Spannung zwischen den beiden Basis-Anschl¨ ussen muss etwa 1, 4 V betragen. Die Schaltung arbeitet dann im AB-Betrieb.

6.4

7 Operationsverst¨ arker

¨ 7.1 Ubertragungsverhalten im Frequenzbereich Aufgabenstellung ¨ Bestimmen Sie die Ubertragungsfunktion Au (ω) der in Abb. 7.1 gezeigten Filterschaltung mit idealem Operationsverst¨ arker. IR2 Ie R1 Ue

C

R3 A

R2

+

Ua

Abb. 7.1. Filterschaltung mit idealem Operationsverst¨ arker

L¨ osung Da die Spannungsverst¨ arkung des idealen Operationsverst¨arkers (kurz: OP) unendlich ist, muss die Spannungsdifferenz zwischen seinen Eingangsklemmen gleich null sein, wenn er in einer r¨ uckgekoppelten Anordnung betrieben wird. Weil in der gezeigten Schaltung der nicht invertierende Eingang (+) auf Masse liegt, liegt also auch das Potenzial des invertierenden Eingangs (-) auf Masse. Da allerdings keine leitende Verbindung zwischen den Eingangsklemmen besteht, spricht man von einer so genannten virtuellen Masse. Da der Eingangswiderstand des OP unendlich ist, fließt kein Strom in seine Eingangsklemmen hinein. Damit ist der Strom durch den Widerstand R3 , und somit auch die Spannung u ¨ber diesem Widerstand, gleich null. Dies hat zur

7.2.4

134

7 Operationsverst¨ arker

Folge, dass einerseits der Schaltungsknoten A ebenfalls auf Massepotenzial liegen muss und andererseits der Eingangsstrom Ie gleich dem Strom IR2 durch ur die Ausgangsspannung erh¨alt man daher den Widerstand R2 ist. F¨ Ua = −IR2 R2 . F¨ ur die Eingangsspannung gilt  Ue = Ie R1 +

1 jωC

 = Ie

(7.1)

1 + jωCR1 . jωC

(7.2)

Aus (7.1) und (7.2) erhalten wir schließlich mit Ie = IR2 Au (ω) =

Ua jωCR2 =− . Ue 1 + jωCR1

(7.3)

¨ Der Widerstand R3 beeinflusst das Ubertragungsverhalten der Schaltung nicht, weil er gegen¨ uber dem unendlich hohen Eingangswiderstand des OP zu vernachl¨ assigen ist.

¨ 7.2 Ubertragungsverhalten im Zeitbereich Aufgabenstellung Gegeben sei die in Abb. 7.2 gezeigte Schaltung mit einem Operationsverst¨ arker, der, abgesehen von den Betriebsspannungen UB+ und UB− , ideale Eigenschaften besitze. UC IC C

Ie Ue

R

+

UB+

UB-

Ua

Abb. 7.2. Schaltung mit Operationsverst¨ arker

a. Bestimmen Sie im Zeitbereich die Abh¨ angigkeit der Ausgangsspannung ua (t) von der Eingangsspannung ue (t). b. Skizzieren Sie den Zeitverlauf der Ausgangsspannung, wenn die Eingangsspannung den in Abb. 7.3 dargestellten, sprungf¨ormigen Verlauf hat.

¨ 7.2 Ubertragungsverhalten im Zeitbereich

135

ue

t

t0

Abb. 7.3. Eingangssignal der Filterschaltung aus Abb. 7.2

L¨ osung zu a. Ausgangsspannung im Zeitbereich Da die Spannungsverst¨ arkung des idealen Operationsverst¨arkers unendlich ist, muss die Spannungsdifferenz zwischen seinen Eingangsklemmen in der r¨ uckgekoppelten Anordnung gleich null sein. Somit liegt der invertierende Eingang des Operationsverst¨ arkers auf Massepotenzial und f¨ ur die Ausgangsspannung gilt daher (7.4) ua (t) = −uC (t) . Dabei gilt f¨ ur die Spannung uC (t) u ¨ber der Kapazit¨at und den Strom iC (t), der in die Kapazit¨ at fließt, der Zusammenhang dua (t) duC (t) = −C . (7.5) dt dt Da der Eingangswiderstand des OP unendlich ist, fließt kein Strom in seine Eingangsklemmen hinein. Es muss daher gelten iC (t) = C

iC (t) = ie (t) =

ue (t) . R

(7.6)

Aus (7.5) und (7.6) erhalten wir zun¨ achst ue (t) dua (t) =− dt CR und durch Integration schließlich die gesuchte Beziehung 1 ua (t) = − CR

(7.7)

t ue (τ ) dτ + ua (0)

(7.8)

0

mit der Integrationsvariablen τ und dem Anfangswert ua (0). L¨ osung zu b. Sprungantwort Anhand der in Teilaufgabe a. abgeleiteten Beziehung (7.8) ist zu erkennen, dass sich das Ausgangssignal der Filterschaltung durch Integration der Eingangsspannung u ¨ber der Zeit ergibt. Aus diesem Grunde nennt man die Schaltung nach Abb. 7.2 auch Integrator oder Integrierverst¨arker. Geht man von

7.2.4

136

7 Operationsverst¨ arker

einem Anfangswert ua (0) = 0 aus, so ergibt sich qualitativ der in Abb. 7.4 dargestellte Zeitverlauf f¨ ur die Ausgangsspannung. Die Ausgangsspannung nimmt gem¨ aß (7.8) ab dem Zeitpunkt t0 linear ab, bis sie durch die negative Betriebsspannung UB− begrenzt wird. PSpice: 7 OP-Schaltungen II

u

ue(t)

t

t0 ua(t) UB-

Abb. 7.4. Ein- und Ausgangssignal der Schaltung aus Abb. 7.2

7.3 Stromquelle, Großsignalverhalten Aufgabenstellung Gegeben sei die in Abb. 7.5 gezeigte Schaltung mit einem idealen Operationsverst¨ arker und einem MOSFET (UT h = 1 V, βn = 1 mAV−2 ). Es sei R = 1 kΩ und U = 5 V. UB

I

+ U

IR R

Abb. 7.5. Schaltung mit Operationsverst¨ arker und MOSFET

a. Berechnen Sie den Strom I unter der Annahme, dass der MOSFET im S¨ attigungsbetrieb arbeitet.

7.3 Stromquelle, Großsignalverhalten

137

b. Bestimmen Sie die minimal erforderliche Betriebsspannung UB , die notwendig ist, um den MOSFET im S¨ attigungsbereich zu betreiben.

L¨ osung zu a. Berechnung des Stromes I Da die Spannungsverst¨ arkung des idealen Operationsverst¨arkers unendlich ist, muss die Spannungsdifferenz zwischen seinen Eingangsklemmen gleich null sein. Somit liegt u ur den ¨ber dem Widerstand R die Spannung U an und f¨ Strom IR ergibt sich daher IR =

U = 5 mA . R

(7.9)

Da der Eingangswiderstand des Operationsverst¨arkers unendlich ist, fließt kein Strom in seine Eingangsklemmen. Somit sind die Str¨ome I und IR gleich groß und wir erhalten I = 5 mA .

(7.10)

PSpice: 7 OP-Schaltungen III

L¨ osung zu b. Minimal erforderliche Betriebsspannung Der Drain-Source-Strom des MOSFET im S¨attigungsbereich berechnet sich nach (4.3) zu βn 2 IDS = I = (UGS − UT h ) . (7.11) 2 Durch Umstellen erh¨ alt man den Ausdruck  2I UGS − UT h = . (7.12) βn Damit der MOSFET im S¨ attigungsbereich arbeitet, muss die Bedingung UDS = UB − U ≥ UGS − UT h

(7.13)

erf¨ ullt sein. Aus (7.12) und (7.13) ergibt sich somit f¨ ur die minimal erforderliche Betriebsspannung  2I UB ≥ +U βn = 8, 16 V .

(7.14)

7.2.4

138

7 Operationsverst¨ arker

7.4 Stromquelle, Kleinsignalverhalten Aufgabenstellung Gegeben sei die in Abb. 7.6 gezeigte Schaltung mit einem idealen Operationsverst¨ arker, dem Widerstand R und der Lastimpedanz ZL . ue

+

iL

-

ZL

iR R

Abb. 7.6. Schaltung mit idealem Operationsverst¨ arker

a. Geben Sie die Beziehung zwischen dem Laststrom iL und der Eingangsspannung ue an. b. Bestimmen Sie den Ausgangswiderstand der Schaltung an den Klemmen der Lastimpedanz ZL . c. Welche Funktion erf¨ ullt die Schaltung?

L¨ osung zu a. Berechnung des Laststromes

7.2.4

Da die Spannungsverst¨ arkung des idealen Operationsverst¨arkers unendlich ist, muss die Spannungsdifferenz zwischen seinen Eingangsklemmen gleich null ur den Strom iR sein. Somit liegt am Widerstand R die Spannung ue an und f¨ gilt ue iR = . (7.15) R Da der Eingangswiderstand des Operationsverst¨arkers unendlich ist, fließt kein Strom in dessen Eingangsklemmen hinein. Somit sind die Str¨ome iL und iR gleich groß und wir erhalten iL =

PSpice: 7 OP-Schaltungen IV

ue . R

(7.16)

7.5 Analogrechenschaltung

139

L¨ osung zu b. Bestimmung des Ausgangswiderstandes Zur Bestimmung des Ausgangswiderstandes der Schaltung wird der Eingang der Schaltung auf Masse gelegt und die Lastimpedanz ZL durch eine Testquelle ux ersetzt, so dass man die in Abb. 7.7 gezeigte Anordnung erh¨alt.

+

ix

-

ux

iR R

Abb. 7.7. Anordnung zur Bestimmung des Ausgangswiderstandes der Schaltung nach Abb. 7.6

Da die Spannungsdifferenz zwischen den Eingangsklemmen des Operationsverst¨ arkers gleich null sein muss, ist auch die Spannung u ¨ber dem Widerstand R gleich null. Damit sind die Str¨ ome iR und ix unabh¨angig von dem ur den AusWert der Spannung ux ebenfalls gleich null und wir erhalten f¨ gangswiderstand Raus =

ux =∞. ix

(7.17)

L¨ osung zu c. Funktion der Schaltung Aufgrund ihres unendlich hohen Ausgangswiderstandes erf¨ ullt die Schaltung die Funktion einer idealen Stromquelle.

7.5 Analogrechenschaltung Aufgabenstellung a. Gegeben sei die in Abb. 7.8 dargestellte Filterschaltung mit einem idealen Operationsverst¨ arker. Bestimmen Sie die Ausgangsspannung ua (t) in Abh¨ angigkeit von der Eingangsspannung ue (t). b. Realisieren Sie mit Hilfe idealer Operationsverst¨arker eine Schaltung, die am Ausgang das Signal

140

7 Operationsverst¨ arker

d2 x − k2 x (7.18) dt2 oße steht dx/dt zur Verf¨ ugung. Geben mit k1 = k2 liefert. Als Eingangsgr¨ Sie eine m¨ oglichst einfache Dimensionierung an. y = k1

uR

iR uC iC ue

R

C

+

ua

Abb. 7.8. Filterschaltung mit idealem Operationsverst¨ arker

L¨ osung zu a. Berechnung der Ausgangsspannung

7.2.4

Da die Spannungsverst¨ arkung des idealen Operationsverst¨arkers unendlich ist, muss die Spannungsdifferenz zwischen seinen Eingangsklemmen gleich null sein. Aus diesem Grunde muss der invertierende Eingang auf Massepotenzial liegen. Damit wird ua (t) = −uR (t) und ue (t) = uC (t). F¨ ur den Strom iR (t) durch den Widerstand R gilt iR (t) =

ua (t) uR (t) =− . R R

(7.19)

Zwischen dem Strom iC (t) und der Spannung uC (t) u ¨ber der Kapazit¨at C gilt der Zusammenhang iC (t) = C

due (t) duC (t) =C . dt dt

(7.20)

Da der Eingangswiderstand des Operationsverst¨arkers unendlich ist, fließt kein Strom in seine Eingangsklemmen. Somit sind die Str¨ome iR (t) und iC (t) identisch. Durch Gleichsetzen von (7.19) und (7.20) erhalten wir daher ua (t) = −CR

due (t) . dt

(7.21)

Die Ausgangsspannung der Schaltung ist also proportional zur zeitlichen Ableitung der Eingangsspannung. Aus diesem Grunde nennt man die Schaltung nach Abb. 7.8 auch Differenzierer.

7.5 Analogrechenschaltung

141

L¨ osung zu b. Realisierung der Differentialgleichung Zun¨ achst wird untersucht, welche Funktionseinheiten zur Realisierung der Differentialgleichung (7.18) notwendig sind. Es ist zu erkennen, dass die Eingangsgr¨ oße dx/dt einmal differenziert und einmal integriert werden muss, um ussen diese Terdie Terme k1 d2 x/dt2 bzw. k2 x zu erhalten. Anschließend m¨ me miteinander addiert werden, wobei zus¨ atzlich noch eine Vorzeichenumkehr n¨ otig ist. Zur Realisierung der Differentialgleichung sind also erforderlich: • • • •

Ein Differenzierer, ein Integrierer, ein Addierer sowie eine Schaltung zur Vorzeichenumkehr.

Als Differenzierer kann die Schaltung aus Teilaufgabe a. verwendet werden (Abb. 7.8). Als Integrierer eignet sich die in Abschn. 7.2 untersuchte Schaltung nach Abb. 7.2. Ein Addierer ist in Abb. 7.9 dargestellt. Gem¨aß dem Lehrbuch, Abschn. 7.3.3 gilt f¨ ur dessen Ausgangsspannung 7.3

N  R0 ua = − ueν . R ν=1 ν

ue1 ue2 ueN

R1 R2

RN

(7.22)

R0

-

ua

+

Abb. 7.9. Schaltbild eines Addierers

Zur Vorzeichenumkehr wird ein invertierender Verst¨arker mit einer Verst¨ar¨ kung von −1 verwendet (vgl. Lehrbuch, Abschn. 7.3.1). Anhand dieser Uberlegungen kann die Schaltung zur Realisierung der Differentialgleichung (7.18) konstruiert werden (Abb. 7.10). Die Eingangsgr¨ oße dux /dt wird auf den Eingang des Differenzierers, bestehend aus den Bauelementen OP3 , R3 und C3 , sowie auf den Eingang des Integrierers, bestehend aus den Bauelementen OP4 , R4 und C4 , gegeben. Gem¨aß (7.21) ergibt sich f¨ ur die Spannung u1 am Ausgang des Differenzierers u1 = −C3 R3

d2 u x . dt2

Nach (7.8) betr¨agt die Spannung u3 am Ausgang des Integrierers

(7.23)

142

7 Operationsverst¨ arker R3

2

C3

-C3R3

-

u1

OP3

d ux 2

dt

+ dux dt

C4 R4

R u3

-

R

u2

-

R2

OP2

OP4

OP1

uy

+

+

+

R0

R1

1 ux C4R4

1 ux C4R4

Abb. 7.10. Schaltung zur Realisierung der Differentialgleichung (7.18)

u3 = −

1 ux , C4 R4

(7.24)

wenn man von einem Anfangswert u3 (0) = 0 ausgeht. Der Operationsande R bilden einen invertierenden verst¨ arker OP2 und die beiden Widerst¨ Verst¨ arker mit einer Spannungsverst¨ arkung von −1. F¨ ur die Spannung u2 am Ausgang von OP2 gilt daher u2 = −u3 =

1 ux . C4 R4

(7.25)

Die Spannung uy am Ausgang des aus den Bauelementen OP1 und R0 bis R2 bestehenden Addierers berechnet sich nach (7.22). Es ergibt sich   R0 R0 uy = − u1 + u2 . (7.26) R1 R2 Mit (7.23) und (7.25) erhalten wir daraus schließlich das gew¨ unschte Ergebnis uy =

d2 u x C3 R3 R0 d2 ux R0 − ux = k1 − k2 ux . 2 R1 dt C4 R4 R2 dt2

(7.27)

7.6 Messverst¨ arker Aufgabenstellung Gegeben sei die in Abb. 7.11 gezeigte Schaltung mit idealen Operationsverst¨ arkern.

7.6 Messverst¨ arker

143

a. Berechnen Sie die Spannungen u1 und u2 in Abh¨angigkeit von den Eingangsspannungen ue1 und ue2 . b. Geben Sie die Ausgangsspannung ua als Funktion der Spannungen u1 und u2 an. c. Es sei R1 = R3 und R4 = R5 = R6 = R7 . Geben Sie die Ausgangsspannung ua als Funktion von ue1 und ue2 an.

ue1

+

u1

-OP1

R4

uR6

D

R6

R1 A i2

-

R2

OP3

+

B

ue2

R3

OP2

+

u2

ua R5

R7 C

Abb. 7.11. Schaltung mit idealen Operationsverst¨ arkern

L¨ osung zu a. Berechnung der Spannungen u1 und u2 Da die Spannungsverst¨ arkung der idealen Operationsverst¨arker unendlich ist, ist die Spannungsdifferenz zwischen deren Eingangsklemmen in der r¨ uckgekoppelten Anordnung gleich null. Somit liegt an dem Schaltungsknoten A die ur den Strom i2 Spannung ue1 und an dem Knoten B die Spannung ue2 an. F¨ durch den Widerstand R2 ergibt sich daher i2 =

ue1 − ue2 . R2

(7.28)

Da die Operationsverst¨ arker einen unendlich hohen Eingangswiderstand besitzen, fließt der Strom i2 auch durch die Widerst¨ande R1 und R3 . Daher gilt (7.29) u1 = ue1 + i2 R1 . Mit (7.28) erhalten wir daraus

7.2.4

144

7 Operationsverst¨ arker

  R1 R1 u1 = ue1 1 + . − ue2 R2 R2

(7.30)

F¨ ur die Spannung u2 gilt entsprechend u2 = ue2 − i2 R3 ,

(7.31)

was mit (7.28) auf das Ergebnis   R3 R3 − ue1 u2 = ue2 1 + R2 R2

(7.32)

f¨ uhrt. L¨ osung zu b. Ausgangsspannung ua als Funktion von u1 und u2 Wegen des unendlich hohen Eingangswiderstandes des Operationsverst¨arkers ur die OP3 ist der Spannungsteiler R5 , R7 unbelastet und somit ergibt sich f¨ Spannung uC am Schaltungsknoten C uC = u2

R7 . R5 + R7

(7.33)

Da die Spannungsdifferenz zwischen den Eingangsklemmen von OP3 gleich null ist, entspricht die Spannung uD am Schaltungsknoten D der Spannung uC am Knoten C, d.h. R7 . (7.34) uD = u2 R5 + R7 Da der Spannungsteiler R4 , R6 unbelastet ist, erhalten wir f¨ ur die Spannung uR6 u ¨ber dem Widerstand R6 mit Hilfe der Spannungsteilerregel uR6 = uD − ua = (u1 − ua )

R6 . R4 + R6

(7.35)

Durch Einsetzen von (7.34) in (7.35) ergibt sich schließlich ua = u2

R7 R4 + R6 R6 − u1 . R5 + R7 R4 R4

(7.36)

L¨ osung zu c. Ausgangsspannung ua als Funktion von ue1 und ue2 Mit R4 = R5 = R6 = R7 wird aus (7.36) ua = u2 − u1 und mit R1 = R3 wird aus (7.32)   R1 R1 u2 = ue2 1 + . − ue1 R2 R2

(7.37)

(7.38)

7.7 Nichtlineare Verst¨ arkerschaltung

145

Durch Einsetzen von (7.38) und (7.30) in (7.37) erhalten wir schließlich das Resultat   R1 (7.39) ua = 1 + 2 (ue2 − ue1 ) . R2 PSpice: 7 OP-Schaltungen VI

7.7 Nichtlineare Verst¨ arkerschaltung Aufgabenstellung Gegeben sei die in Abb. 7.12 dargestellte Schaltung mit einem Bipolartransistor und einem idealen Operationsverst¨ arker. a. Bestimmen Sie die Ausgangsspannung Ua in Abh¨angigkeit von der Eingangsspannung Ue , dem Widerstand R und dem Transfers¨attigungsstrom IS des Transistors. Gehen Sie davon aus, dass der Transistor im normalen Verst¨ arkerbetrieb arbeitet. b. Welcher vereinfachte Zusammenhang ergibt sich f¨ ur den Fall IC  IS und welche mathematische Funktion wird demnach mit der Schaltung realisiert? Ie Ue

R

-

Ua

+ Abb. 7.12. Schaltung mit Bipolartransistor und idealem Operationsverst¨ arker

L¨ osung zu a. Berechnung der Ausgangsspannung Aus dem Schaltbild entnehmen wir, dass die Ausgangsspannung durch Ua = −UBE

(7.40)

gegeben ist. F¨ ur den Kollektorstrom des im normalen Verst¨arkerbetrieb arbeitenden Transistors gilt nach (3.2) und mit (7.40)

q



q

 UBE − 1 = IS exp − Ua − 1 . IC = IS exp (7.41) kT kT

3.2.1

146

7.2.4

7 Operationsverst¨ arker

Da die Spannungsverst¨ arkung des idealen Operationsverst¨arkers unendlich ist, ist die Spannungsdifferenz zwischen seinen Eingangsklemmen in der r¨ uckgekoppelten Anordnung gleich null. Aus diesem Grunde liegt der invertierende Eingang des OP auf Massepotenzial und wir erhalten f¨ ur den in die Schaltung fließenden Strom Ue . (7.42) Ie = R Da der Eingangswiderstand des OP unendlich ist, fließt kein Strom in seine Eingangsklemmen hinein, was zur Folge hat, dass die Str¨ome Ie und IC identisch sind. Durch Gleichsetzen von (7.41) und (7.42) erhalten wir daher

q

 Ue = IS exp − Ua − 1 . (7.43) R kT Umstellen nach Ua ergibt schließlich   Ue kT Ua = − ln +1 . (7.44) q R IS L¨ osung zu b. Berechnung der Ausgangsspannung f¨ ur IC  IS F¨ ur IC  IS kann in (7.41) die 1 gegen¨ uber dem Exponentialterm vernachl¨ assigt werden und wir erhalten



q q (7.45) UBE = IS exp − Ua . IC = IS exp kT kT Durch Gleichsetzen von (7.45) und (7.42) und anschließendes Umstellen nach Ua erhalten wir dann den vereinfachten Ausdruck   Ue kT ln Ua = − . (7.46) q R IS Die Ausgangsspannung ist also proportional zum nat¨ urlichen Logarithmus der Eingangsspannung. Aus diesem Grunde wird die Schaltung nach Abb. 7.12 auch Logarithmierer genannt. PSpice: 7 OP-Schaltungen VII

7.8 Schmitt-Trigger Aufgabenstellung Gegeben sei die in Abb. 7.13 (links) dargestellte Schaltung mit einem Operationsverst¨ arker, der, abgesehen von den Betriebsspannungen UB+ und UB− , ideale Eigenschaften besitze. Es gelte R1 = 1 kΩ, R2 = 2 kΩ, UB+ = 15 V und UB− = −15 V. Die Schaltung werde mit der in Abb. 7.13 (rechts) gezeigten Eingangsspannung Ue angesteuert.

7.8 Schmitt-Trigger

147

a. Bestimmen Sie den Zeitverlauf der Ausgangsspannung Ua . ¨ b. Zeichnen Sie die Ubertragungskennlinie der Schaltung, indem Sie die Ausangigkeit von der Eingangsspannung Ue darstelgangsspannung Ua in Abh¨ len. R1

Ue

R2

+15V

+

UB+ 0V

Ue

UB-

t1

t2

t

Ua -15V

Abb. 7.13. Schaltung mit Operationsverst¨ arker (links) und zugeh¨ orige Eingangsspannung (rechts)

L¨ osung zu a. Zeitverlauf der Ausgangsspannung Bei den bisher betrachteten Schaltungen mit Operationsverst¨arkern wurde das Ausgangssignal stets auf den invertierenden Eingang des OP zur¨ uckgef¨ uhrt. Bei Betrachtung der in Abb. 7.13 (links) dargestellten Schaltung f¨allt hingegen auf, dass das Ausgangssignal auf den nicht invertierenden Eingang des Operationsverst¨ arkers zur¨ uckgef¨ uhrt wird. Sobald also die Spannung zwischen den Eing¨ angen des OP den Wert null u ¨bersteigt, steigt die Ausgangsspannung des OP wegen der hohen Spannungsverst¨ arkung beliebig an und wird im vorliegenden Fall nur durch die Betriebsspannung UB+ begrenzt. Das entsprechende gilt f¨ ur ein Absinken der Spannung zwischen den Eing¨angen des OP unter den Wert null. Hier wird die Ausgangsspannung des OP negativ und wird lediglich durch die Betriebsspannung UB− begrenzt. Zur Analyse der Schaltung m¨ ussen wir also untersuchen, wann die Spannungsdifferenz zwischen den Eingangsklemmen des OP den Wert null erreicht. Bezeichnen wir die Spannung am invertierenden Eingang mit U− und die am nicht invertierenden Eingang mit U+ , so ergibt sich aus dem Schaltbild U− = Ue und U+ =

R1 Ua . Ua = R1 + R2 3

(7.47)

(7.48)

Die Spannungsdifferenz U+ − U− h¨ angt also nicht nur von der Eingangsspannung Ue , sondern auch von der Spannung am Ausgang Ua ab.

148

7 Operationsverst¨ arker

F¨ ur den vorgegebenen Zeitverlauf der Eingangsspannung (Abb. 7.13 (rechts)) betr¨ agt die am invertierenden Eingang liegende Spannung zun¨achst U− = Ue = −15 V, so dass am Ausgang der Schaltung die Spannung UB+ = 15 V anliegt. Steigt dann die Eingangsspannung an, so bleibt die Spannung am nicht invertierenden Eingang zun¨ achst unver¨ andert bei U+ |Ua =UB+ =

R1 UB+ = 5 V . R1 + R2

(7.49)

Sobald jedoch die Eingangsspannung Ue = U− gr¨oßer wird als U+ = 5 V, wird die Spannungsdifferenz zwischen des Eingangsklemmen des OP negativ und die Ausgangsspannung des OP springt auf UB− . Die mittels (7.49) berechnete Spannung wird daher auch Ausschaltpegel Ue,aus genannt. Mit dem neuen Wert der Ausgangsspannung ¨ andert sich auch die Spannung am nicht invertierenden Eingang des OP auf U+ |Ua =UB− =

R1 UB− = −5 V . R1 + R2

(7.50)

Wird nun die Eingangsspannung kleiner als die mittels (7.50) berechnete Spannung, die auch als Einschaltpegel Ue,ein bezeichnet wird, so schaltet der ¨ ergibt sich Ausgang des OP wieder auf UB+ um. Aus diesen Uberlegungen schließlich der in Abb. 7.14 gezeigte Zeitverlauf f¨ ur die Ausgangsspannung Ua . PSpice: 7 OP-Schaltungen VIII

U +15V

Ua

Ue

+5V

-5V

t1

t2

t

-15V

Abb. 7.14. Zeitverl¨ aufe von Ein- und Ausgangsspannung bei der Schaltung nach Abb. 7.13 (links)

¨ L¨ osung zu b. Ubertragungskennlinie Tr¨ agt man die Ausgangsspannung Ua u ¨ber der Eingangsspannung Ue auf, so ¨ ergibt sich die in Abb. 7.15 dargestellte Ubertragungskennlinie der Schaltung.

7.8 Schmitt-Trigger

149

Die erkennbare Schalthysterese kommt dadurch zustande, dass der Einschaltpegel Ue,ein und der Ausschaltpegel Ue,aus nicht gleich sind. Schaltungen mit einem derartigen Verhalten werden auch Schmitt-Trigger genannt. Ua +15V

-5V

+5V

Ue

-15V

¨ Abb. 7.15. Ubertragungskennlinie der Schaltung nach Abb. 7.13 (links)

8 Frequenzverhalten analoger Schaltungen

8.1 Formelsammlung ¨ Ubertragungsfunktion, getrennt nach Real- und Imagin¨arteil A = Re{A} + jIm{A}

(8.1)

¨ Ubertragungsfunktion, getrennt nach Betrag und Phase A = |A|exp(jϕ) ¨ Betrag der Ubertragungsfunktion (Amplitudengang) 2 2 |A| = (Re {A}) + (Im {A}) ¨ Phase der Ubertragungsfunktion (Phasengang)   Im{A} ϕ(A) = arctan Re {A}

(8.2)

(8.3)

(8.4)

Amplitudengang in logarithmischer Skalierung (Einheit: Dezibel) A [dB] = 20 log |A|

(8.5)

¨ Ubertragungsfunktion als Produkt mehrerer Teilfunktionen ¨ Ubertragungsfunktion A = A1 A2

(8.6)

|A| = |A1 ||A2 |

(8.7)

Resultierender Amplitudengang

Resultierender Amplitudengang (logarithmische Skalierung) A [dB] = A1 [dB] + A2 [dB]

(8.8)

Resultierender Phasengang ϕ = ϕ1 + ϕ2

(8.9)

152

8 Frequenzverhalten analoger Schaltungen

Tiefpass 1. Ordnung ¨ Komplexe Ubertragungsfunktion A(s) = A0

1 1 + ωs0

(8.10)

1 1 + j ωω0

(8.11)

¨ Ubertragungsfunktion A (jω) = A0 Amplitudengang |A(jω)| = A0 

Phasengang

1 2 1 + ωω0

  ω ϕ(ω) = arctan − ω0

(8.12)

(8.13)

Hochpass 1. Ordnung ¨ Komplexe Ubertragungsfunktion A(s) = A0

s ω0 + s

(8.14)

jω ω0 + jω

(8.15)

¨ Ubertragungsfunktion A (jω) = A0 Amplitudengang |A (jω) | = A0 

ω ω02 + ω 2

Phasengang ϕ(ω) = arctan

ω

0

ω

(8.16)

(8.17)

Kurzschluss-Zeitkonstanten-Methode Die Kurzschluss-Zeitkonstanten-Methode (vgl. Lehrbuch, Abschn. 8.4.1) liefert f¨ ur den Pol mit der h¨ ochsten Frequenz einer Schaltung die N¨aherung ωL ≈

n  i=1

1 . Ri,k Ci

(8.18)

Dabei ist Ri,k der Widerstand, der in die Klemmen der Kapazit¨at Ci gemessen wird, wenn diese entfernt und alle anderen Kapazit¨aten kurzgeschlossen werden. Geht man von der Ersatzschaltung f¨ ur niedrige Frequenzen aus, so liefert (8.18) eine Absch¨ atzung der unteren Grenzfrequenz ωL der Schaltung.

¨ 8.2 Komplexe Ubertragungsfunktion

153

Leerlauf-Zeitkonstanten-Methode Die Leerlauf-Zeitkonstanten-Methode (vgl. Lehrbuch, Abschn. 8.4.2) liefert f¨ ur den Pol mit der niedrigsten Frequenz einer Schaltung die N¨aherung ωH ≈  n

1

.

(8.19)

Ri,l Ci

i=1

Dabei ist Ri,l der Widerstand, der in die Klemmen der Kapazit¨at Ci gemessen wird, wenn diese sowie alle anderen Kapazit¨aten durch Leerl¨aufe ersetzt werden. Geht man von der Ersatzschaltung f¨ ur hohe Frequenzen aus, so liefert (8.19) eine Absch¨ atzung der oberen Grenzfrequenz ωH der Schaltung.

¨ 8.2 Komplexe Ubertragungsfunktion Aufgabenstellung ¨ Gegeben sei eine Schaltung mit der Ubertragungsfunktion   s + 5 × 108 rad s−1

. A(s) = (s + 1 × 106 rad s−1 ) 1 + 5×107 srad s−1

(8.20)

¨ a. Bestimmen Sie die Lage der Pole und Nullstellen der Ubertragungsfunktion. b. Ist die Schaltung stabil? Begr¨ unden Sie Ihre Aussage. ur niedrige Frequenzen und skizzieren c. Bestimmen Sie die Verst¨ arkung A0 f¨ Sie den Amplitudengang der Schaltung, indem Sie dessen Verlauf durch Geradenst¨ ucke ann¨ ahern. ¨ d. Sch¨ atzen Sie die obere Grenzfrequenz ωH ab. Besitzt die Ubertragungsfunktion einen dominierenden Pol? ucksiche. Berechnen Sie den Wert der oberen Grenzfrequenz ωH unter Ber¨ ¨ tigung aller Pole und Nullstellen der Ubertragungsfunktion.

L¨ osung zu a. Pole und Nullstellen ¨ Aus der gegebenen Ubertragungsfunktion k¨onnen die Null- und Polstellen direkt abgelesen werden. Bezeichnen wir die Nullstelle mit n1 , die Pole mit p1

154

8 Frequenzverhalten analoger Schaltungen

bzw. p2 und die dazugeh¨ orenden Frequenzen mit ωn1 , ωp1 und ωp1 , so erhalten wir (8.21) n1 = −ωn1 = −5 × 108 rad s−1 , p1 = −ωp1 = −1 × 106 rad s−1 , p2 = −ωp2 = −5 × 10 rad s 7

−1

(8.22)

.

(8.23)

L¨ osung zu b. Stabilit¨ at ¨ Die Schaltung ist stabil, da alle Polstellen der Ubertragungsfunktion A(s), in diesem Falle die Pole p1 und p2 , in der linken Halbebene der s-Ebene liegen. 8.1.3 S.m.i.L.E: 8.1 Pol-Nullstellen

L¨ osung zu c. Amplitudengang

8.1.1 8.2.1

Die Skizze des Amplitudenganges (Abb. 8.1) wird gem¨aß der in dem Lehrbuch, Abschn. 8.1.1. und 8.2.1 beschriebenen Vorgehensweise angefertigt. Der Verlauf des Amplitudenganges wird dabei durch Geradenst¨ ucke angen¨ahert. Den Ergebnissen aus Teilaufgabe a. ist zu entnehmen, dass |p1 | < |p2 | < |n1 |

(8.24)

¨ gilt. Da die Ubertragungsfunktion keine Nullstelle bei s = 0 besitzt, verl¨auft der Amplitudengang |A(jω)| f¨ ur 0 < ω < |p1 | parallel zur ω-Achse.

A(jw)

(log) -20 dB/Dekade

A0

-40 dB/Dekade -20 dB/Dekade

wH |p1|

|p2| |n1|

w (log)

¨ Abb. 8.1. N¨ aherungsweise Darstellung des Betrages der Ubertragungsfunktion (8.20)

¨ Oberhalb von ω = |p1 | wird das Ubertragungsverhalten dann von der Polstelle p1 beeinflusst, so dass der Amplitudengang mit 20 dB pro Dekade abf¨allt. Ab atzlich der Einfluss des Pols p2 zu ber¨ ucksichtider Frequenz ω = |p2 | ist zus¨ gen, so dass sich oberhalb von ω = |p2 | ein Abfall des Amplitudenganges von

¨ 8.2 Komplexe Ubertragungsfunktion

155

40 dB pro Dekade ergibt. Durch den Einfluss der Nullstelle n1 f¨ ur Frequenur diesen zen oberhalb von ω = |n1 | wird der Abfall des Amplitudenganges f¨ Bereich dann wieder auf 20 dB pro Dekade reduziert. ¨ Die Ubertragungsfunktion kann somit in zwei Anteile zerlegt werden; einen frequenzunabh¨ angigen Faktor A0 sowie einen Teil AH (s), der die Frequenzabh¨ angigkeit f¨ ur hohe Frequenzen beschreibt und der f¨ ur niedrige Frequenzen gegen eins geht. Dazu stellen wir (8.20) um und erhalten

1 + 5×108 srad s−1



A(s) = 500 1 + 1×106 srad s−1 1 + 5×107 srad s−1

1 + ωsn

1

. (8.25) = A0 1 + ωsp 1 + ωsp 1 2    AH (s)

Die gesuchte Verst¨ arkung bei niedrigen Frequenzen betr¨agt also A0 = 500 .

(8.26)

PSpice: 8 Amplitudengang I

L¨ osung zu d. Absch¨ atzung der oberen Grenzfrequenz Aus der n¨ aherungsweisen Darstellung des Betrages des Amplitudenganges (Abb. 8.1) ist zu entnehmen, dass die obere Grenzfrequenz ωH im Wesentlichen durch die Knickstelle bei ω = |p1 | gegeben ist und die anderen Pole und Nullstellen weit von dieser Stelle entfernt sind. Es handelt sich demnach bei p1 um einen dominierenden Pol, dessen Lage die Grenzfrequenz bestimmt, so dass gilt (8.27) ωH ≈ |p1 | = 1 × 106 rad s−1 .

8.2.1

L¨ osung zu e. Berechnung der oberen Grenzfrequenz unter Ber¨ ucksichtigung aller Pole und Nullstellen Zur Berechnung der oberen Grenzfrequenz unter Ber¨ ucksichtigung aller Pole und Nullstellen gehen wir von dem Ansatz aus, dass bei der oberen Grenzuber dem Wert A0 um den frequenz ω√H der Amplitudengang |A(jω)| gegen¨ allt, d.h. es muss gelten Faktor 1/ 2 abf¨ √ |A (jω)|ω=ωH = A0 / 2 . (8.28)

8.1.1

156

8 Frequenzverhalten analoger Schaltungen

¨ Um diese Gleichung auszuwerten, bestimmen wir zun¨achst die Ubertragungsfunktion A(jω), indem wir in (8.25) die komplexe Frequenz s durch die Frequenzvariable jω ersetzen. Es ergibt sich der Ausdruck

1 + j ωωn

1

, (8.29) A(jω) = A0 1 + j ωωp 1 + j ωωp 1

2

aus dem wir durch Betragsbildung schließlich den Amplitudengang 

 ω2  1 + ω2 

n1

|A(jω)| = A0  2 2 1 + ωω2 1 + ωω2 p1

(8.30)

p2

erhalten. Aus (8.28) und (8.30) folgt dann die Bestimmungsgleichung f¨ ur die gesuchte Grenzfrequenz ωH 

2  ωH  1 + 2 ω 1 

n1

. √ =  (8.31) 2 ω ω2 H 2 1 + ω2 1 + ω2H p1

p2

Diesen Ausdruck quadrieren wir zun¨ achst, was auf

2 ωH 1 + 2 ω 1

n1

= 2 ωH ω2 2 1 + ω2 1 + ω2H p1

(8.32)

p2

f¨ uhrt und erhalten nach einigen Umformungen die Beziehung 1+2

2 ωH ω2 ω2 ω4 = 2H + 2H + 2 H 2 . 2 ωn1 ωp1 ωp2 ωp1 ωp2

(8.33)

2 und die Multiplikation mit ωp21 ωp22 f¨ uhrt auf die Die Substitution x = ωH quadratische Gleichung  ωp2 ωp2 x2 + x ωp21 + ωp22 − 2 12 2 − ωp21 ωp22 = 0 (8.34) ωn1

mit den beiden L¨ osungen x1 = 9, 9921 × 1011 (rad s−1 )2 und

x2 = −2, 502 × 1015 (rad s−1 )2 .

(8.35)

(8.36) √ osung, weil die R¨ ucksubstitution ωH = x Dabei ist x1 die einzig sinnvolle L¨ osung ergibt. Die R¨ ucksubstitution mit dem negativen Wert x2 keine reelle L¨ von x1 liefert schließlich die gesuchte obere Grenzfrequenz

¨ 8.3 Ubertragungsverhalten einer Verst¨ arkerschaltung

√ ωH = x1 = 0, 9996 × 106 rad s−1 .

157

(8.37)

Es ist zu erkennen, dass die Sch¨ atzung der oberen Grenzfrequenz gem¨aß (8.27) und das Ergebnis gem¨ aß (8.37) sehr gut miteinander u ¨bereinstimmen. Dies ist ¨ immer dann der Fall, wenn die Ubertragungsfunktion einen dominierenden Pol besitzt, d.h. die obere Grenzfrequenz im Wesentlichen nur durch einen Pol bestimmt wird.

¨ 8.3 Ubertragungsverhalten einer Verst¨ arkerschaltung Aufgabenstellung Abbildung 8.2 zeigt das Kleinsignalersatzschaltbild einer Verst¨arkerschaltung mit einem Koppelkondensator Ce am Eingang und einer ohmsch-kapazitiven Last (Ra und Ca ) am Ausgang. Es sei Re = 20 kΩ, Ri = 100 kΩ und Ra = 10 kΩ. Re

Ce

gm ui ue

ui

Ri

Ra

Ca

ua

Abb. 8.2. Kleinsignalersatzschaltbild einer Verst¨ arkerschaltung

¨ a. Bestimmen Sie die Ubertragungsfunktion A(s) der Verst¨arkerschaltung. ¨ b. Bestimmen Sie aus der Ubertragungsfunktion die untere Grenzfrequenz ωL , die obere Grenzfrequenz ωH sowie die Verst¨arkung A0 bei mittleren Frequenzen. c. Skizzieren Sie den Amplitudengang der Schaltung. d. Wie groß muss die Steilheit gm sein, damit die Verst¨arkung bei mittleren Frequenzen 20 dB betr¨ agt? e. Dimensionieren Sie den Koppelkondensator Ce so, dass die untere agt. Grenzfrequenz fL maximal 10 Hz betr¨ f. Welche Werte darf die Kapazit¨ at Ca annehmen, damit die obere Grenzagt? frequenz fH mindestens 1 MHz betr¨

158

8 Frequenzverhalten analoger Schaltungen

¨ L¨ osung zu a. Ubertragungsfunktion ¨ Bevor wir die Ubertragungsfunktion der Schaltung rechnerisch bestimmen, soll im Folgenden kurz der Einfluss der beiden Kapazit¨aten Ce und Ca auf ¨ das Ubertragungsverhalten untersucht werden. Der im Eingangskreis liegende ur niedrige Frequenzen die Signalquelle von der Koppelkondensator Ce trennt f¨ Verst¨ arkerschaltung, wirkt f¨ ur hohe Frequenzen jedoch wie ein Kurzschluss. Gemeinsam mit den Widerst¨ anden Re und Ri bildet dieser Kondensator daher einen Hochpass. Da der Wert der Kapazit¨ at in der Regel sehr groß ist, liegt die Grenzfrequenz des Hochpasses bei niedrigen Werten, so dass dieser letztlich die untere Grenzfrequenz der Verst¨ arkerschaltung bestimmt. ur hohe Frequenzen niederohDer Kondensator Ca im Ausgangskreis wird f¨ mig und verringert dadurch die Ausgangsspannung der Verst¨arkerschaltung. Der Kondensator Ca bildet daher mit dem Widerstand Ra einen Tiefpass, der die obere Grenzfrequenz der Verst¨ arkerschaltung bestimmt. ¨ Wir bestimmen nun die Ubertragungsfunktion der Verst¨arkerschaltung. Dazu fassen wir zur Vereinfachung der Schreibweise zun¨achst den Widerstand und die Kapazit¨ at im Ausgangskreis zu einer Impedanz Za zusammen und erhalten 1 Ra = . (8.38) Za = 1 1 + sCa Ra + sC a Ra F¨ ur die Ausgangsspannung der Schaltung gilt damit die Beziehung ua = gm ui Za = gm ui

Ra , 1 + sCa Ra

was durch Umstellen auf den Ausdruck ua gm R a = ui 1 + sCa Ra

(8.39)

(8.40)

f¨ uhrt. Wie bereits oben diskutiert, zeigt der Ausgangskreis also das Verhalten eines Tiefpasses, der bei hohen Frequenzen zu einer Abnahme der Verst¨arkung f¨ uhrt und damit die obere Grenzfrequenz bestimmt. Im Eingangskreis gilt f¨ ur die Spannung ui am Widerstand Ri ui = ue

Ri Ri + Re +

1 sCe

.

(8.41)

Umstellen dieses Ausdruckes ergibt ui sCe Ri . = ue 1 + sCe (Ri + Re )

(8.42)

Der Eingangskreis weist demnach das bereits beschriebene Verhalten eines Hochpasses auf, der die untere Grenzfrequenz der Schaltung bestimmt. ¨ Aus (8.42) und (8.40) erhalten wir schließlich die gesuchte Ubertragungsfunktion ua ui sCe Ri gm Ra . (8.43) A(s) = = ui ue [1 + sCe (Ri + Re )] (1 + sCa Ra )

¨ 8.3 Ubertragungsverhalten einer Verst¨ arkerschaltung

159

L¨ osung zu b. Grenzfrequenzen, Verst¨ arkung A0 ¨ Zur Bestimmung der Grenzfrequenzen formen wir die Ubertragungsfunktion (8.43) zun¨ achst so um, dass der die untere Grenzfrequenz bestimmende Term f¨ ur hohe Frequenzen und der die obere Grenzfrequenz bestimmende Term f¨ ur niedrige Frequenzen gegen den Wert eins geht. Wir erhalten dann den Ausdruck A(s) =

gm Ra Ri Ri + Re s +

= A0

s

1 1 + sCa Ra

1 Ce (Ri +Re )

s 1 , s − p1 1 − ps2       AL (s)

(8.44)

AH (s)

angig ist, AL (s) f¨ ur hohe Frequenzen und AH (s) f¨ ur wobei A0 frequenzunabh¨ niedrige Frequenzen gegen den Wert eins geht. Der Term A0 entspricht somit der Verst¨ arkung f¨ ur mittlere Frequenzen, die Polstelle p1 des Hochpasses bestimmt die untere Grenzfrequenz und die Polstelle p2 des Tiefpasses bestimmt die obere Grenzfrequenz der Schaltung. Wir erhalten damit Ri , Ri + Re

(8.45)

1 Ce (Ri + Re )

(8.46)

1 . Ca Ra

(8.47)

A0 = gm Ra ωL = |p1 | = und

ωH = |p2 | =

L¨ osung zu c. Skizze Amplitudengang Mit den Ergebnissen der vorangegangenen Teilaufgabe l¨asst sich der Amplitudengang der Schaltung auf einfache Weise skizzieren (Abb. 8.3).

A(jw)

(log)

A0

-20 dB/Dekade

wL

wH

|p1|

|p2|

w (log)

Abb. 8.3. Amplitudengang der Verst¨ arkerschaltung nach Abb. 8.2

8.2.1

160

8.2.1

8 Frequenzverhalten analoger Schaltungen

Im mittleren Frequenzbereich ωL < ω < ωH liefern die Teilfunktionen ¨ (8.44) den Wert eins, d.h. die AL (s) und AH (s) der Ubertragungsfunktion Verst¨ arkung der Schaltung wird allein durch den Wert A0 festgelegt. Bei hohen Frequenzen liefert die Teilfunktion AL (s) den Wert eins, so dass ¨ das Ubertragungsverhalten der Schaltung durch den Ausdruck A0 AH (s) = A0

8.1.2

1 1 − ps2

(8.48)

beschrieben werden kann, was einem Tiefpass erster Ordnung mit der Grenzfrequenz |p2 | entspricht. Aus diesem Grunde f¨allt der Amplitudengang f¨ ur Frequenzen oberhalb von ωH = |p2 | mit 20 dB pro Dekade ab. Bei niedrigen Frequenzen liefert die Teilfunktion AH (s) den Wert eins, so ¨ dass das Ubertragungsverhalten der Schaltung durch s (8.49) A0 AL (s) = A0 s − p1 gegeben ist, was einem Hochpass erster Ordnung mit der Grenzfrequenz |p1 | entspricht. Dies hat zur Folge, dass die Verst¨ arkung f¨ ur Frequenzen unterhalb von ωL = |p1 | zu niedrigeren Frequenzen hin mit 20 dB pro Dekade abf¨allt. L¨ osung zu d. Steilheit Die Verst¨ arkung A0 f¨ ur mittlere Frequenzen soll laut Aufgabenstellung A0 [dB] = 20 log |A0 | = 20 dB

(8.50)

betragen, was einer Verst¨ arkung von 20 dB |A0 | = 10( 20 ) = 10

(8.51)

entspricht. Umstellen von (8.45) nach gm ergibt damit den gesuchten Wert der Steilheit A0 Ri + Re gm = Ra Ri = 1, 2 mS . (8.52) L¨ osung zu e. Koppelkondensator Ce Der maximal zul¨ assige Wert f¨ ur die untere Grenzfrequenz ist mit fL,max = 10 Hz angegeben. Durch Umstellen von (8.46) ergibt sich mit ωL = 2πfL fL =

1 ≤ fL,max = 10 Hz . 2πCe (Ri + Re )

(8.53)

F¨ ur den Koppelkondensator Ce erhalten wir daher 1 2πfL,max (Ri + Re ) = 133 nF .

Ce ≥

(8.54)

8.4 Sourceschaltung

161

L¨ osung zu f. Lastkapazit¨ at Ca Der minimal zul¨ assige Wert f¨ ur die obere Grenzfrequenz ist gem¨aß Aufgabenstellung fH,min = 1 MHz. Mit ωH = 2πfH und (8.47) erhalten wir durch Umstellen 1 ≥ fH,min = 1 MHz . (8.55) fH = 2πCa Ra F¨ ur die Lastkapazit¨ at Ca ergibt sich somit Ca ≤

1

2πfH,min Ra = 15, 9 pF .

(8.56)

PSpice: 8 Amplitudengang II

8.4 Sourceschaltung Aufgabenstellung Abbildung 8.4 zeigt das Kleinsignalersatzschaltbild einer Verst¨arkerschaltung mit MOSFET. Es sei Re = 100 kΩ und Ra = 5 kΩ. Der MOSFET habe folgende Arbeitspunktdaten: gm = 4, 83 mS, CGS = 0, 23 pF und CGD = 0, 1 pF. CGD

Re

gmuGS uGS

CGS

ue

Ra

ua

RS Abb. 8.4. Kleinsignalersatzschaltbild einer Verst¨ arkerschaltung mit MOSFET

a. Leiten Sie aus der Schaltung nach Abb. 8.4 einen Ausdruck f¨ ur die Verst¨ arkung bei niedrigen Frequenzen ab. Hinweis: Vernachl¨assigen Sie dazu die parasit¨ aren Kapazit¨ aten CGS und CGD des MOSFET. b. Leiten Sie mit Hilfe der Leerlauf-Zeitkonstanten-Methode (vgl. Lehrbuch, Abschn. 8.4.2) einen Ausdruck zur Absch¨ atzung der oberen Grenzfrequenz ωH der Schaltung her.

162

8 Frequenzverhalten analoger Schaltungen

c. Berechnen Sie mit Hilfe der Ergebnisse aus a. und b. die Verst¨arkung f¨ ur niedrige Frequenzen sowie die obere Grenzfrequenz f¨ ur die F¨alle RS = 0 Ω, RS = 100 Ω und RS = 250 Ω. d. Bestimmen Sie f¨ ur die drei F¨ alle aus c. jeweils das Verst¨arkungsBandbreite-Produkt.

L¨ osung zu a. Verst¨ arkung bei niedrigen Frequenzen Die beiden parasit¨ aren Kapazit¨ aten CGS und CGD des MOSFET beeinflussen ¨ das Ubertragungsverhalten lediglich f¨ ur hohe Frequenzen. Zur Ableitung eines Ausdruckes f¨ ur die Verst¨ arkung bei niedrigen Frequenzen k¨onnen wir die Kapazit¨ aten daher vernachl¨ assigen und erhalten so das in Abb. 8.5 gezeigte Kleinsignalersatzschaltbild f¨ ur niedrige Frequenzen. Re gmuGS uGS ue

Ra uS

ua

RS

Abb. 8.5. Kleinsignalersatzschaltbild f¨ ur niedrige Frequenzen der Verst¨ arkerschaltung mit MOSFET

F¨ ur die Ausgangsspannung der Schaltung gilt ua = −gm uGS Ra .

(8.57)

Da durch den Widerstand Re kein Strom fließt, ist der Spannungsabfall u ¨ber diesem Widerstand gleich null. F¨ ur die Eingangsspannung gilt daher die Beziehung ue = uGS + uS = uGS + gm uGS RS = uGS (1 + gm RS ) .

(8.58)

Aus (8.57) und (8.58) ergibt sich schließlich die Verst¨arkung bei niedrigen Frequenzen ua gm R a A0 = =− . (8.59) ue 1 + gm RS

8.4 Sourceschaltung

163

L¨ osung zu b. Absch¨ atzung der oberen Grenzfrequenz Die obere Grenzfrequenz wird mit Hilfe der Leerlauf-Zeitkonstanten-Methode (vgl. Lehrbuch, Abschn. 8.4.2) abgesch¨ atzt. Es wird dabei von dem Ersatzschaltbild nach Abb. 8.4 ausgegangen, bei dem die Kapazit¨aten CGS und CGD das Verhalten f¨ ur hohe Frequenzen bestimmen. Zur Absch¨atzung der oberen Grenzfrequenz k¨ onnen wir dann die Beziehung (8.19) ωH ≈  n

1

(8.60)

Ri,l Ci

i=1

verwenden, welche eine Absch¨ atzung f¨ ur den Pol mit der niedrigsten Frequenz liefert. In dieser Gleichung ist Ri,l der an den Klemmen der Kapazit¨at Ci gemessene Widerstand, wenn diese entfernt und alle anderen Kapazit¨aten durch Leerl¨ aufe ersetzt werden. Wir bestimmen zun¨ achst den Widerstand RGS,l an den Klemmen der Kapazit¨ at CGS , wozu wir CGS entfernen und stattdessen eine Testquelle ux an die Klemmen anschließen. Gleichzeitig entfernen wir die Kapazit¨at CGD und schließen die Eingangssignalquelle ue kurz, so dass sich die in Abb. 8.6 gezeigte Anordnung ergibt. Re

ix gmux ux Ra RS

ua

uS

Abb. 8.6. Schaltung zur Bestimmung des Widerstandes RGS,l

F¨ ur die Spannung u ¨ber dem Widerstand RS gilt dann us = (gm ux − ix )RS

(8.61)

und aus der Masche im Eingangskreis erhalten wir −ix Re + ux + us = 0 .

(8.62)

Einsetzen von (8.61) in (8.62) ergibt nach einigen Umformungen den Ausdruck ux (1 + gm RS ) = ix (Re + RS ) und somit

(8.63)

8.4.2

164

8 Frequenzverhalten analoger Schaltungen

ux Re + RS = . (8.64) ix 1 + gm R S Als n¨ achstes erfolgt die Bestimmung von RGD,l . Dazu entfernen wir die Kapazit¨ at CGD und schließen eine Testquelle ux an die Klemmen. Ebenso entfernen wir die Kapazit¨ at CGS und schließen die Eingangssignalquelle ue kurz, was auf die in Abb. 8.7 dargestellte Schaltung f¨ uhrt. RGS,l =

Re

ux ix gmuGS uGS ua

Ra RS

uS

Abb. 8.7. Schaltung zur Bestimmung des Widerstandes RGD,l

Durch Anwendung der Maschenregel ergibt sich −ix Re + ux + ua = −ix Re + ux − (ix + gm uGS )Ra = 0

(8.65)

sowie −ix Re + uGS + us = −ix Re + uGS + gm uGS RS = 0 .

(8.66)

Umstellen von (8.66) nach uGS liefert die Beziehung uGS =

ix Re . 1 + gm R S

(8.67)

Dies setzen wir in in (8.65) ein und l¨ osen nach ux auf, was ux = ix Re + ix Ra + ix

gm Re Ra 1 + gm RS

(8.68)

ergibt. F¨ ur den Widerstand RGD,l folgt schließlich RGD,l =

ux gm Re Ra = Re + Ra + . ix 1 + gm RS

(8.69)

Mit (8.60) und den beiden Ausdr¨ ucken f¨ ur die Widerst¨ande RGS,l und RGD,l erhalten wir dann die gesuchte Absch¨ atzung der oberen Grenzfrequenz 1 RGS,l CGS + RGD,l CGD 1 = Re +RS 1+gm RS CGS + Re + Ra +

ωH ≈

gm Re Ra 1+gm RS



. CGD

(8.70)

8.4 Sourceschaltung

165

L¨ osung zu c. A0 und ωH in Abh¨ angigkeit von RS Mit Hilfe von (8.59), (8.64), (8.69) und (8.70) k¨onnen A0 und ωH in Abh¨angigkeit vom Widerstand RS berechnet werden. Die Ergebnisse sind in Tabelle 8.1 zusammengefasst. Zum besseren Vergleich mit den Ergebnissen der PSpiceSimulation wurde zus¨ atzlich der Betrag der Verst¨arkung in Dezibel und die ¨ obere Grenzfrequenz in Hertz angegeben. Es zeigt sich eine sehr gute Ubereinstimmung zwischen Berechnung und Simulation. PSpice: 8 Sourceschaltung

Tabelle 8.1. Ergebnisse aus Abschn. 8.4. A0 |A0 | RGS,l RGD,l ωH fH = ωH /2π |A0 ωH | = |A0 B|

RS = 0 Ω −24, 2 27, 7 dB 100 kΩ 2, 52 MΩ 3, 64 × 106 rad s−1 580 kHz 88, 1 × 106 rad s−1

RS = 100 Ω −16, 3 24, 2 dB 67, 5 kΩ 1, 73 MΩ 5, 30 × 106 rad s−1 844 kHz 86, 4 × 106 rad s−1

RS = 250 Ω −10, 9 20, 7 dB 45, 4 kΩ 1, 20 MΩ 7, 67 × 106 rad s−1 1, 22 MHz 83, 6 × 106 rad s−1

L¨ osung zu d. Verst¨ arkungs-Bandbreite-Produkt Da die Verst¨ arkerschaltung aufgrund ihres reinen Tiefpasscharakters keine untere Grenzfrequenz besitzt, ist die Bandbreite B der Schaltung identisch mit deren oberer Grenzfrequenz ωH . Somit ist das Verst¨arkungs-BandbreiteProdukt |A0 B| gleich dem Produkt |A0 ωH |. Auch diese Ergebnisse sind in Tabelle 8.1 dargestellt. Dabei ist zu erkennen, dass das Verst¨arkungsBandbreite-Produkt nahezu konstant ist. Eine Erh¨ohung der Bandbreite der Schaltung f¨ uhrt also gleichzeitig zu einer Reduzierung der Verst¨arkung.

9.1.3

166

8 Frequenzverhalten analoger Schaltungen

8.5 Gateschaltung Aufgabenstellung Gegeben sei der in Abb. 8.8 gezeigte Verst¨ arker in Gateschaltung. Es sei RD = 3, 9 kΩ, RS = 4, 7 kΩ, Re = 50 Ω und Ra = 100 kΩ sowie Ce = 100 μF und Ca = 1 μF. Der MOSFET habe folgende Arbeitspunktdaten: gm = 4, 83 mS, CGS = 0, 23 pF und CGD = 0, 1 pF. Zur Vereinfachung der Berechnungen kann der Ausgangswiderstand r0 des MOSFET vernachl¨assigt werden. UB+ RD

Ca

Ce

RS

Ra

Re

Ua

Ue

U BAbb. 8.8. Verst¨ arker in Gateschaltung

a. Bestimmen Sie die Verst¨ arkung der Schaltung bei mittleren Frequenzen. b. Sch¨ atzen Sie die untere Grenzfrequenz der Schaltung ab. c. Sch¨ atzen Sie die obere Grenzfrequenz der Schaltung ab. d. Berechnen Sie das Verst¨ arkungs-Bandbreite-Produkt des Verst¨arkers.

L¨ osung zu a. Verst¨ arkung bei mittleren Frequenzen Es wird zun¨ achst das Kleinsignalersatzschaltbild der Verst¨arkerschaltung nach Abb. 8.8 gezeichnet. Zu diesem Zweck werden die Gleichspannungsquellen durch Kurzschl¨ usse und der MOSFET durch dessen Kleinsignalersatzschaltung (s. Abb. 4.7) ersetzt, was auf die Schaltung in Abb. 8.9 f¨ uhrt. Der Ausgangswiderstand r0 des MOSFET wird dabei gem¨aß der Aufgabenstellung vernachl¨ assigt. In der dargestellten Schaltung sind zun¨achst noch alle Kapazit¨ aten enthalten, so dass damit das Verhalten f¨ ur den gesamten Frequenzbereich beschrieben wird. Bei mittleren Frequenzen sind die Koppelkondensatoren Ce und Ca bereits so niederohmig, dass sie durch Kurzschl¨ usse ersetzt werden k¨onnen. Die parasit¨ aren Kapazit¨ aten CGS und CGD des MOSFET hingegen sind in diesem

8.5 Gateschaltung Re

Ce

167

Ca gmuGS

ue

uGS

RS

CGS

CGD

RD

Ra ua

Abb. 8.9. Kleinsignalersatzschaltbild der Verst¨ arkerschaltung nach Abb. 8.8.

Frequenzbereich noch unwirksam, so dass auch sie vernachl¨assigt und durch ¨ Leerl¨ aufe ersetzt werden k¨ onnen. Aus diesen Uberlegungen ergibt sich das in Abb. 8.10 gezeigte Kleinsignalersatzschaltbild f¨ ur mittlere Frequenzen, welches keine Kapazit¨ aten enth¨ alt. Diese Schaltung kann nochmals vereinfacht werden, indem die Signalquelle ue sowie die beiden Widerst¨ande Re und RS in eine ¨ aquivalente Spannungsquelle ue mit dem Innenwiderstand Re (vgl. Lehrbuch, Abschn. A.1.1) umgeformt werden. Dies f¨ uhrt auf die vereinfachte Ersatzschaltung nach Abb. 8.11. Re gmuGS ue

RS

ua

RD//Ra

uGS

Abb. 8.10. Kleinsignalersatzschaltbild f¨ ur mittlere Frequenzen der Verst¨ arkerschaltung nach Abb. 8.8

Re' gmuGS ue'

RD//Ra

uGS

ua

Abb. 8.11. Vereinfachte Darstellung des Kleinsignalersatzschaltbildes nach Abb. 8.10

Dabei gilt f¨ ur die Ersatzquelle ue u e = u e

RS Re + RS

(8.71)

168

8 Frequenzverhalten analoger Schaltungen

und f¨ ur den Widerstand Re Re = Re //RS .

(8.72)

F¨ ur die Ausgangsspannung erhalten wir damit aus Abb. 8.11 ua = −gm uGS (RD //Ra ) .

(8.73)

Die Masche im Eingangskreis der Schaltung nach Abb. 8.11 ergibt ue + uGS + gm uGS Re = 0 ,

(8.74)

was sich umformen l¨ asst in ue = −uGS (1 + gm Re ) .

(8.75)

Dies liefert mit (8.71) und (8.72) die Beziehung ue = −uGS

Re + RS (1 + gm (Re //RS )) RS

(8.76)

F¨ ur die Verst¨ arkung bei mittleren Frequenzen erhalten wir aus (8.73) und (8.76) schließlich gm (RD //Ra ) ua RS = ue Re + RS 1 + gm (Re //RS ) = 14, 5 = ˆ 23, 2 dB

A0 =

(8.77)

¨ in Ubereinstimmung mit dem Lehrbuch, Abschn. 6.3.1. L¨ osung zu b. Absch¨ atzung der unteren Grenzfrequenz

8.4.1

Die Absch¨ atzung der unteren Grenzfrequenz erfolgt mit Hilfe der KurzschlussZeitkonstanten-Methode (vgl. Lehrbuch, Abschn. 8.4.1). Zur Konstruktion der zu diesem Zwecke erforderlichen Ersatzschaltung f¨ ur niedrige Frequenzen wird von der in Abb. 8.9 gezeigten Schaltung ausgegangen, welche das Verhalten f¨ ur den gesamten Frequenzbereich beschreibt. F¨ ur niedrige Frequenzen k¨onnen wir in dieser Schaltung die parasit¨ aren Kapazit¨aten CGS und CGD des MOSFET vernachl¨ assigen, die erst bei hohen Frequenzen wirksam werden. Die ucksichtigen, weil sie Koppelkondensatoren Ce und Ca hingegen sind zu ber¨ die untere Grenzfrequenz maßgeblich beeinflussen. Es ergibt sich somit die in Abb. 8.12 dargestellte Ersatzschaltung f¨ ur niedrige Frequenzen. Zur Anwendung der Kurzschluss-Zeitkonstanten-Methode werden in der Ersatzschaltung f¨ ur niedrige Frequenzen (Abb. 8.12) nun nacheinander die Kapazit¨ aten Ci entfernt und der jeweilige Widerstand Ri,k in die entsprechenden Klemmen hinein bestimmt, w¨ ahrend die anderen Kapazit¨aten durch Kurzschl¨ usse ersetzt werden.

8.5 Gateschaltung

Re

Ce

169

Ca gmuGS

ue

RS

RD

uGS

Ra ua

Abb. 8.12. Kleinsignalersatzschaltbild f¨ ur niedrige Frequenzen der Verst¨ arkerschaltung nach Abb. 8.8

Zur Bestimmung von Re,k wird also Ce entfernt und Ca kurzgeschlossen, wodurch sich die in Abb. 8.13 gezeigte Anordnung ergibt. F¨ ur Re,k erhalten wir direkt aus der Schaltung die Beziehung Re,k = Re + (RS //Rein ) = Re + (RS //

1 ) gm

RS 1 + gm RS = 248 Ω , = Re +

(8.78)

wobei Rein dem Eingangswiderstand der Gateschaltung Rein = 1/gm entspricht, der gem¨aß (6.45) bereits in Abschn. 6.3 bestimmt wurde. Re,k gmuGS Re

RS

uGS

RD//Ra

Rein'

Abb. 8.13. Schaltung zur Bestimmung des Widerstandes Re,k an den Klemmen der Kapazit¨ at Ce

Zur Bestimmung von Ra,k wird entsprechend Ca entfernt und Ce kurzgeschlossen, so dass sich die in Abb. 8.14 dargestellte Anordnung ergibt. Dabei entspricht Raus dem Ausgangswiderstand der Gateschaltung. In diesem Fall geht Raus gegen unendlich, da wir r0 vernachl¨assigt haben. Somit ergibt sich f¨ ur Ra,k die Beziehung Ra,k = RD + Ra = 104 kΩ .

(8.79)

170

8 Frequenzverhalten analoger Schaltungen

Ra,k gmuGS RS//Re

Ra

RD

uGS

Raus' Abb. 8.14. Schaltung zur Bestimmung des Widerstandes Ra,k an den Klemmen der Kapazit¨ at Ca

Mit Hilfe von (8.18) erhalten wir schließlich die Absch¨atzung f¨ ur die untere Grenzfrequenz ωL ≈

n 

1

i=1

Ri,k Ci −1

= 50 rad s

=

1 Re,k Ce

+

1 Ra,k Ca

= ˆ 8 Hz .

(8.80)

L¨ osung zu c. Absch¨ atzung der oberen Grenzfrequenz

8.4.2

Die obere Grenzfrequenz kann mit Hilfe der Leerlauf-Zeitkonstanten-Methode (vgl. Lehrbuch, Abschn. 8.4.2) abgesch¨ atzt werden. Zur Konstruktion der hierf¨ ur erforderlichen Ersatzschaltung f¨ ur hohe Frequenzen wird wieder von der in Abb. 8.9 gezeigten Schaltung ausgegangen. Da die Koppelkondensatoren Ce und Ca bei hohen Frequenzen sehr niederohmig sind, k¨onnen diese Kapazit¨ aten durch Kurzschl¨ usse ersetzt werden. Die parasit¨aren Kapazit¨aten des MOSFET sind jedoch in der Schaltung zu ber¨ ucksichtigen, weil durch sie die obere Grenzfrequenz der Schaltung festgelegt wird. Es ergibt sich somit die in Abb. 8.15 dargestellte Ersatzschaltung f¨ ur hohe Frequenzen. Re gmuGS ue

RS

uGS

CGS

CGD

RD//Ra ua

Abb. 8.15. Kleinsignalersatzschaltbild f¨ ur hohe Frequenzen der Verst¨ arkerschaltung nach Abb. 8.8

In der Ersatzschaltung f¨ ur hohe Frequenzen (Abb. 8.15) werden nun nacheinander die Kapazit¨ aten Ci entfernt und der jeweilige Widerstand Ri,l an

8.5 Gateschaltung

171

den offenen Klemmen bestimmt, w¨ ahrend die anderen Kapazit¨aten durch Leerl¨ aufe ersetzt werden. Zur Bestimmung von RGS,l wird CGS entfernt und CGD durch einen Leerlauf ersetzt, wodurch sich die in Abb. 8.16 gezeigte Anordnung ergibt. Mit ux = −uGS erhalten wir ux = (ix + gm uGS )(RS //Re ) = (ix − gm ux )(RS //Re ) .

(8.81)

Au߬ osen nach ux ergibt ux (1 + gm (RS //Re )) = ix (RS //Re ) .

(8.82)

F¨ ur den Widerstand RGS,l erhalten wir somit ux (RS //Re ) = ix (1 + gm (RS //Re )) ≈ 40 Ω .

RGS,l =

gmuGS

ix RS//Re

(8.83)

ux

uGS

RD//Ra

RGS,l Abb. 8.16. Schaltung zur Bestimmung des Widerstandes RGS,l an den Klemmen der Kapazit¨ at CGS

Zur Bestimmung von RGD,l wird CGD entfernt und CGS durch einen Leerlauf ersetzt, was auf die Schaltung nach Abb. 8.17 f¨ uhrt. Auch hier gilt wieder, ur RGD,l folgt damit direkt aus der Schaldass Raus gegen unendlich geht. F¨ tung RGD,l = RD //Ra = 3, 75 kΩ .

(8.84)

Mit Hilfe von (8.19) erhalten wir schließlich die Absch¨atzung f¨ ur die obere Grenzfrequenz ωH ≈  n

1 Ri,l Ci

=

1 RGS,l CGS + RGD,l CGD

i=1

= 2, 6 × 109 rad s−1 = ˆ 414 MHz .

(8.85)

172

8 Frequenzverhalten analoger Schaltungen

gmuGS RS//Re

uGS

RD//Ra

Raus'

RGD,l

Abb. 8.17. Schaltung zur Bestimmung des Widerstandes RGD,l an den Klemmen der Kapazit¨ at CGD

PSpice: 8 Gateschaltung Vergleicht man die Resultate der Berechnungen mit den Ergebnissen der PSpice-Simulation (A0 = 22, 6 dB, fL = 6, 5 Hz, fH = 450 MHz), so zeigt sich ¨ eine zufriedenstellende bis gute Ubereinstimmung. Die Abweichungen sind dadurch zu erkl¨ aren, dass bei der Simulation ein komplexeres MOSFET-Modell verwendet wurde als bei der Berechnung. In diesem Zusammenhang ist insbesondere der Ausgangswiderstand r0 des MOSFET zu erw¨ahnen, der bei der Simulation ber¨ ucksichtigt, bei der Berechnung jedoch vernachl¨assigt wurde. L¨ osung zu d. Verst¨ arkungs-Bandbreite-Produkt Wegen ωH  ωL gilt f¨ ur die Bandbreite B des Verst¨arkers B = ωH − ω L ≈ ω H = 2, 6 × 109 rad s−1 .

(8.86)

Das Verst¨ arkungs-Bandbreite-Produkt A0 B ist somit in guter N¨aherung gleich dem Produkt aus der Verst¨ arkung A0 und der oberen Grenzfrequenz ωH , d.h. A0 B ≈ A0 ωH = 14, 5 × 2, 6 × 109 rad s−1 = 38 × 109 rad s−1 .

8.3.2

(8.87)

Ein Vergleich mit den Ergebnissen aus Abschn. 8.4 zeigt, dass das Produkt A0 ωH bei der Gate-Schaltung mehr als zwei Zehnerpotenzen gr¨oßer ist als bei der Source-Schaltung. Der Grund hierf¨ ur ist, dass bei der Gate-Schaltung der Miller-Effekt (vgl. Lehrbuch, Abschn. 8.3.2) nicht auftritt, welcher bei der Source-Schaltung zu einer Verringerung der oberen Grenzfrequenz f¨ uhrt.

9 Ru arkern ¨ ckkopplung in Verst¨

9.1 Formelsammlung Ideale R¨ uckkopplungsgleichung A=

a 1 + ak

(9.1)

Schwingbedingung ak = −1

(9.2)

a Rein = Rein (1 + ak)

(9.3)

Serien-Parallel-R¨ uckkopplung Eingangsimpedanz Ausgangsimpedanz

a Raus 1 + ak

(9.4)

Rein =

a Rein 1 + ak

(9.5)

Raus =

a Raus 1 + ak

(9.6)

a Rein 1 + ak

(9.7)

Raus = Parallel-Parallel-R¨ uckkopplung Eingangsimpedanz

Ausgangsimpedanz

Parallel-Serien-R¨ uckkopplung Eingangsimpedanz Rein = Ausgangsimpedanz a Raus = Raus (1 + ak)

(9.8)

174

9 R¨ uckkopplung in Verst¨ arkern

Serien-Serien-R¨ uckkopplung Eingangsimpedanz a Rein = Rein (1 + ak)

(9.9)

a Raus = Raus (1 + ak)

(9.10)

Ausgangsimpedanz

9.2 Serien-Parallel-Ru ¨ ckkopplung Aufgabenstellung Gegeben sei eine Verst¨ arkerschaltung mit einer durch ein Widerstandsnetzwerk realisierten Serien-Parallel-R¨ uckkopplung. Der nicht r¨ uckgekoppelte Verst¨ arker habe eine Verst¨ arkung von 80 dB. Sein Eingangswiderstand betrage 50 kΩ und der Ausgangswiderstand sei 1 kΩ. a. Wie groß kann der Eingangswiderstand der r¨ uckgekoppelten Schaltung maximal werden? b. Bestimmen Sie den minimal m¨ oglichen Wert des Ausgangswiderstandes. c. Wie groß ist die Verst¨ arkung der r¨ uckgekoppelten Schaltung im Fall a. und b.?

L¨ osung zu a. Maximalwert des Eingangswiderstandes Die Verst¨ arkung des nicht r¨ uckgekoppelten Verst¨arkers betr¨agt 80 dB a = 10( 20 ) = 104 .

(9.11)

F¨ ur den Eingangswiderstand der r¨ uckgekoppelten Schaltung gilt gem¨aß (9.3) 9.2

  a Rein = Rein (1 + ak) = 50 kΩ 1 + 104 k

(9.12)

Da der R¨ uckkopplungsfaktor k bei einem rein ohmschen R¨ uckkopplungsnetzwerk im Bereich 0 ≤ k ≤ 1 liegt, ergibt sich f¨ ur k = 1 der Maximalwert Rein,max ≈ 500 MΩ .

PSpice: 9 Rueckkopplung I Rein

(9.13)

9.3 Spannungsverst¨ arker

175

L¨ osung zu b. Minimalwert des Ausgangswiderstandes F¨ ur den Ausgangswiderstand der r¨ uckgekoppelten Schaltung gilt gem¨aß (9.4) Raus =

a 1 kΩ Raus = . 1 + ak 1 + 104 k

(9.14)

F¨ ur k = 1 erh¨ alt man den minimal m¨ oglichen Wert des Ausgangswiderstandes Raus,min ≈ 0, 1 Ω .

(9.15)

Durch die Serien-Parallel-R¨ uckkopplung l¨ asst sich der Eingangswiderstand also deutlich erh¨ ohen und der Ausgangswiderstand deutlich verringern. Diese Art von R¨ uckkopplung eignet sich demnach f¨ ur den Entwurf von Spannungsverst¨ arkern. PSpice: 9 Rueckkopplung I Raus

L¨ osung zu c. Verst¨ arkung der r¨ uckgekoppelten Schaltung Die Verst¨ arkung der r¨ uckgekoppelten Schaltung ergibt sich aus (9.1). Mit a = 104 und k = 1 erhalten wir a ≈1. (9.16) A= 1 + ak Mit zunehmendem R¨ uckkopplungsfaktor sinkt die Verst¨arkung also immer weiter ab. F¨ ur den Fall k = 1 sinkt die Verst¨arkung dann schließlich auf den Wert eins, da das Ausgangssignal in vollem Umfang auf den Eingang der Schaltung zur¨ uckgef¨ uhrt wird. PSpice: 9 Rueckkopplung I A

9.3 Spannungsverst¨ arker Aufgabenstellung Gegeben sei das in Abb. 9.1 gezeigte Wechselstromersatzschaltbild einer r¨ uckgekoppelten Verst¨ arkerschaltung mit R1 = 1 kΩ und R2 = 9 kΩ. Der Differenzverst¨ arker habe die Verst¨ arkung a = 500, den Eingangswiderstand a a = 25 kΩ und den Ausgangswiderstand Raus = 1 kΩ. F¨ ur den BipoRein lartransistor gelte: βN = 100 und rπ = 10 kΩ. Der Ausgangswiderstand r0 des Transistors kann vernachl¨ assigt werden.

176

9 R¨ uckkopplung in Verst¨ arkern

+

U1

-a

R1

R2

U2

Abb. 9.1. Wechselstromersatzschaltbild einer Verst¨ arkerschaltung

a. Zeichnen Sie das Wechselstromersatzschaltbild nach Abb. 9.1 so um, dass das Verst¨ arker- und das R¨ uckkopplungsnetzwerk erkennbar sind. Welche R¨ uckkopplungsart liegt vor? Handelt es sich um eine ideale oder eine reale R¨ uckkopplung? b. Bestimmen Sie die Netzwerkparameter des R¨ uckkopplungsnetzwerkes in einer f¨ ur die vorliegende R¨ uckkopplungsart zweckm¨aßigen Darstellungsform. c. Zeichnen Sie das Kleinsignalersatzschaltbild der Schaltung, indem Sie den Differenzverst¨ arker und den Bipolartransistor jeweils durch ein geeignetes Ersatzschaltbild ersetzen. d. Verschieben Sie die Netzwerkelemente des R¨ uckkopplungsnetzwerkes so, dass sich die sog. erweiterte Schaltung (vgl. Lehrbuch, Abschn. 9.2.2) mit idealer R¨ uckkopplung ergibt. e. Berechnen Sie die Verst¨ arkung a∗ der erweiterten Schaltung. f. Berechnen Sie die Gesamtverst¨ arkung A der r¨ uckgekoppelten Schaltung. ∗ und den Ausgangswiderg. Bestimmen Sie den Eingangswiderstand Rein ∗ stand Raus der erweiterten Schaltung.

h. Berechnen Sie den Eingangswiderstand Rein und den Ausgangswiderstand uckgekoppelten Schaltung. Raus der r¨

L¨ osung zu a. Umzeichnen des Wechselstromersatzschaltbildes

9.2

Zeichnet man das Wechselstromersatzschaltbild nach Abb. 9.1 in geeigneter Weise um, so werden das Verst¨ arker- und das R¨ uckkopplungsnetzwerk erkennbar (Abb. 9.2), wobei es sich um eine Serien-Parallel-R¨ uckkopplung handelt. Da das R¨ uckkopplungsnetzwerk den Verst¨ arker belastet und es zudem Signa-

9.3 Spannungsverst¨ arker

177

le nicht nur von der Last in Richtung Quelle, sondern auch in umgekehrter Richtung u uckkopplung. ¨bertr¨agt, handelt es sich um eine reale R¨ Verstärker

+ a

-a

U1

U1

U2

Rückkopplungsnetzwerk R2

k

R1

U1

Abb. 9.2. Durch Umzeichnen des Wechselstromersatzschaltbildes nach Abb. 9.1 werden das Verst¨ arker- und das R¨ uckkopplungsnetzwerk erkennbar

L¨ osung zu b. Netzwerkparameter des R¨ uckkopplungsnetzwerkes Bei der Serien-Parallel-R¨ uckkopplung wird das R¨ uckkopplungsnetzwerk zweckm¨ aßigerweise durch eine ¨ aquivalente Darstellung mit h-Parametern ersetzt. Mit Hilfe von Abb. 9.3 werden die einzelnen h-Parameter (vgl. Lehrbuch, Abschn. A.3.2) des R¨ uckkopplungsnetzwerkes bestimmt. A.3.2

u1

R1

i2

i 1= 0

i1 R2

u1

R1

R2

u2

u1

R1

R2

u2

Abb. 9.3. Schaltungen zur Bestimmung der h-Parameter h11 (links), h22 (mitte) und h12 (rechts)

Nach Abb. 9.3, links, ergibt sich der Eingangswiderstand h11 des R¨ uckkopplungsnetzwerkes zu  u1  = R1 //R2 h11 = i1 u2 =0 = 900 Ω .

(9.17)

178

9 R¨ uckkopplung in Verst¨ arkern

F¨ ur den Ausgangsleitwert h22 des R¨ uckkopplungsnetzwerkes erhalten wir mit Abb. 9.3, mitte,  i2  1 = h22 =  u2 i1 =0 R1 + R2 = 0, 1 mS .

(9.18)

Der R¨ uckkopplungsfaktor bestimmt sich nach Abb. 9.3, rechts, zu  u1  R1 k = h12 = =  u2 i1 =0 R1 + R2 = 0, 1 .

(9.19)

Die Verst¨ arkung h21 des R¨ uckkopplungsnetzwerkes in Richtung von der Quelle zur Last kann vernachl¨ assigt werden, weil sie in praktisch allen F¨allen viel kleiner ist als die entsprechende Verst¨ arkung des Verst¨arkernetzwerkes. L¨ osung zu c. Kleinsignalersatzschaltbild F¨ ur den Bipolartransistor wird das in Abb. 3.10 gezeigte Kleinsignalersatzschaltbild verwendet, wobei die parasit¨ aren Kapazit¨aten CBE und CBC und gem¨ aß Aufgabenstellung auch der Ausgangswiderstand r0 vernachl¨assigt werden k¨ onnen. Der Differenzverst¨ arker l¨ asst sich durch eine einfache Ersatzschaltung, bestehend aus einer gesteuerten Spannungsquelle und entsprechendem a a bzw. Raus , darstellen. Somit ergibt Eingangs- und Ausgangswiderstand, Rein sich das in Abb. 9.4 gezeigte Kleinsignalersatzschaltbild, wobei das R¨ uckkopplungsnetzwerk zweckm¨ aßigerweise in die Darstellung mit h-Parametern umgewandelt wurde. L¨ osung zu d. Verschieben der Netzwerkelemente

9.2.2

Aufgrund der Darstellung des R¨ uckkopplungsnetzwerkes mit h-Parametern k¨ onnen wir die Schaltung nach Abb. 9.4 umzeichnen, indem wir die Netzwerkelemente h11 und h22 entlang der Leitungen verschieben und mit dem Verst¨ arkernetzwerk zu einer erweiterten Schaltung zusammenfassen (Abb. 9.5). Bei der so entstandenen Schaltung handelt es sich um eine Anordnung mit idealer R¨ uckkopplung, wenn wir statt des Verst¨arkernetzwerkes die erweiterte Schaltung betrachten. Es k¨ onnen daher die Beziehungen (9.1), (9.3) und (9.4) angewendet werden, wenn anstelle der in den Gleichungen verwena a und Raus die Verst¨ arkung a∗ , der Eingangswiderstand deten Gr¨ oßen a, Rein ∗ ∗ Rein und der Ausgangswiderstand Raus der erweiterten Schaltung verwendet werden.

9.3 Spannungsverst¨ arker

179

Verstärker a Raus

Rein

ü

ü

ü ý

u2

Bipolartransistor

Differenzverstärker

u1

gmuBE = bNiB

uBE

a a. u1

ü ý

a

u1a

rp

iB

Rückkopplungsnetzwerk

h 11

u1k

h 12 u2

u2

h 22

Abb. 9.4. Kleinsignalersatzschaltbild der Schaltung nach Abb. 9.2 erweiterte Schaltung. a* = u2 / u1* a

Raus u1a

u*1

a Rein

a.u1a

iB

rp uBE

gmuBE = bNiB

h 22

u2

h 11

u1

R*aus

R*ein ideale Rückkopplung

h 12 u2

u2

Abb. 9.5. Nach dem Verschieben der Netzwerkelemente h11 und h22 erh¨ alt man aus der Schaltung nach Abb. 9.4 eine Schaltung mit idealer R¨ uckkopplung

180

9 R¨ uckkopplung in Verst¨ arkern

L¨ osung zu e. Verst¨ arkung der erweiterten Schaltung Die Verst¨ arkung a∗ = u2 /u∗1 der erweiterten Schaltung k¨onnen wir direkt mit ur die Hilfe von Abb. 9.5 ermitteln. Wegen ic = gm uBE = βN iB erhalten wir f¨ Ausgangsspannung 1 u2 = iB (1 + βN ) (9.20) h22 mit dem Basisstrom iB =

aua1 − u2 . a Raus + rπ

(9.21)

F¨ ur die Spannung ua1 gilt ua1 = u∗1

a Rein . + h11

a Rein

(9.22)

Setzt man (9.21) in (9.20) ein, so erh¨ alt man nach einigen Umformungen u2 = aua1

1 + βN . a 1 + βN + h22 (Raus + rπ )

(9.23)

Durch Einsetzen von (9.22) in (9.23) erhalten wir schließlich die gesuchte Verst¨ arkung der erweiterten Schaltung a∗ =

a 1 + βN u2 Rein = a ∗ a a u1 Rein + h11 1 + βN + h22 (Raus + rπ ) = 500 × 0, 965 × 0, 989 = 477 .

(9.24)

L¨ osung zu f. Gesamtverst¨ arkung der r¨ uckgekoppelten Schaltung Die Gesamtverst¨ arkung A = u2 /u1 der r¨ uckgekoppelten Schaltung l¨asst sich mit Hilfe von (9.1) berechnen, wenn anstelle der Gr¨oße a die Gr¨oße a∗ der erweiterten Schaltung verwendet wird. Mit dem R¨ uckkopplungsfaktor k = h12 = 0, 1 ergibt sich a∗ 1 + a∗ k = 9, 8 .

A=

PSpice: 9 Rueckkopplung II A

(9.25)

9.3 Spannungsverst¨ arker

181

L¨ osung zu g. Ein- und Ausgangswiderstand der erw. Schaltung ∗ Der Eingangswiderstand Rein der erweiterten Schaltung kann direkt aus Abb. 9.5 abgelesen werden. Wir erhalten ∗ a Rein = Rein + h11 = 25, 9 kΩ .

(9.26)

∗ Zur Bestimmung des Ausgangswiderstandes Raus der erweiterten Schaltung wird eine Testquelle ux an den Ausgang angeschlossen, da sich das Ergebnis nicht direkt aus der Schaltung ablesen l¨asst. Gleichzeitig setzen wir die Spannung u∗1 zu null, wodurch die Spannung aua1 ebenfalls gleich null wird (Abb. 9.6).

a

rp

Raus

iB

ix

A gmuBE = bNiB

uBE

h 22

ux

* Raus ∗ Abb. 9.6. Anordnung zur Bestimmung des Ausgangswiderstandes Raus der erweiterten Schaltung

Die Summe der in den Schaltungsknoten A hinein fließenden Str¨ome ist gleich null, d.h. (9.27) iB (1 + βN ) − ux h22 + ix = 0 . Setzen wir den Ausdruck iB = −

ux a Raus + rπ

(9.28)

in (9.27) ein, so ergibt sich   1 + βN ux h22 + a = ix Raus + rπ

(9.29)

und somit schließlich der gesuchte Ausgangswiderstand ∗ = Raus

ux 1 = N ix h22 + R1+β a +rπ aus

= 108 Ω .

(9.30)

182

9 R¨ uckkopplung in Verst¨ arkern

L¨ osung zu h. Ein- und Ausgangswiderstand der Gesamtschaltung Der Eingangswiderstand der r¨ uckgekoppelten Schaltung l¨asst sich mit Hilfe a von (9.3) berechnen, wenn anstelle der Gr¨ oßen a und Rein die Gr¨oßen a∗ und ∗ Rein der erweiterten Schaltung verwendet werden. Es ergibt sich ∗ Rein = Rein (1 + a∗ k) = 1, 26 MΩ .

(9.31)

PSpice: 9 Rueckkopplung II Rein Entsprechend erhalten wir mittels (9.4) f¨ ur den Ausgangswiderstand der r¨ uckgekoppelten Schaltung ∗ Raus 1 + a∗ k = 2, 2 Ω .

Raus =

(9.32)

PSpice: 9 Rueckkopplung II Raus

9.4 Transimpedanzverst¨ arker Aufgabenstellung Es soll der in Abb. 9.7 gezeigte, r¨ uckgekoppelte Verst¨arker untersucht werden. Dabei handelt es sich um die in Abschn. 6.2, Teilaufgabe f. betrachtete Schaltung, bei der zur Vereinfachung der Stromspiegel T3 , T4 durch eine Stromquelle I und den Widerstand r0,4 ersetzt wurde. Es sei Re = 50 Ω, R2 = 390 kΩ, R3 = 62 kΩ, R4 = 10 kΩ und r0,4 = 120 kΩ. Der Transistor T1 habe folgende Kleinsignalparameter im Arbeitspunkt: gm = 38, 5 mS, rπ = 4, 4 kΩ und r0 = 80 kΩ.

9.4 Transimpedanzverst¨ arker

183

UB

r0,4 I R3 C¥

Re

T1

Ue

U1

Rein

R2

U2

R4

Raus

Abb. 9.7. Verst¨ arkerstufe aus Abschn. 6.2, Teilaufgabe f. Der in der urspr¨ unglichen Schaltung (Abb. 6.6) vorhandene Stromspiegel im Kollektorkreis von T1 wurde durch die Stromquelle I und den Widerstand r0,4 ersetzt

a. Zeichnen Sie das Wechselstromersatzschaltbild der in Abb. 9.7 gezeigten Verst¨ arkerstufe so, dass das Verst¨ arker- und das R¨ uckkopplungsnetzwerk erkennbar sind. Welche R¨ uckkopplungsart liegt vor? b. Bestimmen Sie die Netzwerkparameter des R¨ uckkopplungsnetzwerkes in einer f¨ ur die vorliegende R¨ uckkopplungsart zweckm¨aßigen Darstellungsform. c. Zeichnen Sie das Kleinsignalersatzschaltbild der Schaltung. d. Verschieben Sie die Netzwerkelemente im Kleinsignalersatzschaltbild so, dass sich die sog. erweiterte Schaltung (vgl. Lehrbuch, Abschn. 9.3.2) mit idealer R¨ uckkopplung ergibt. e. Berechnen Sie die Verst¨ arkung a∗ der erweiterten Schaltung. f. Berechnen Sie die Gesamtverst¨ arkung A der r¨ uckgekoppelten Schaltung. g. Bestimmen Sie den Eingangswiderstand Rein der Gesamtschaltung. h. Berechnen Sie den Ausgangswiderstand Raus der Gesamtschaltung. i. Bestimmen Sie die Spannungsverst¨ arkung Au = u2 /u1 .

184

9 R¨ uckkopplung in Verst¨ arkern

L¨ osung zu a. Wechselstromersatzschaltbild

9.3

Das Wechselstromersatzschaltbild (Abb. 9.8) der Verst¨arkerstufe erhalten wir, indem in Abb. 9.7 die Kapazit¨ at C∞ sowie die Gleichspannungsquelle UB durch einen Kurzschluss und die Stromquelle I durch einen Leerlauf ersetzt wird. Aus der sich ergebenden Schaltung ist zu erkennen, dass es sich um eine Parallel-Parallel-R¨ uckkopplung handelt, wobei der Widerstand R3 das R¨ uckkopplungsnetzwerk der Schaltung bildet. Verstärker

Re T1

ue

u1

r0,4

R4

R2

u2

Rückkopplungsnetzwerk

R3

Abb. 9.8. Wechselstromersatzschaltbild der Schaltung nach Abb. 9.7

L¨ osung zu b. Netzwerkparameter des R¨ uckkopplungsnetzwerkes Da eine Parallel-Parallel-R¨ uckkopplung vorliegt, verwenden wir zur Darstellung des R¨ uckkopplungsnetzwerkes y-Parameter. Aus den entsprechenden Beziehungen (vgl. Lehrbuch, Abschn. A.3.3) ergeben sich die in Abb. 9.9 gezeigten Schaltungen zur Bestimmung der einzelnen Parameter. A.3.3 i1 u1

R3

R3

i2

i1 u2

R3 u2

Abb. 9.9. Schaltungen zur Bestimmung der y-Parameter y11 (links), y22 (mitte) und y12 (rechts)

9.4 Transimpedanzverst¨ arker

Mit Abb. 9.9, links, erhalten wir f¨ ur den Eingangsleitwert y11  i1  y11 = u1 u2 =0 1 = . R3 Der Ausgangsleitwert y22 wird mit Abb. 9.9, mitte  i2  y22 = u2 u1 =0 1 = R3 und der R¨ uckkopplungsfaktor wird nach Abb. 9.9, rechts  i1  k = y12 = u2 u1 =0 1 =− . R3

185

(9.33)

(9.34)

(9.35)

Die Vorw¨ artsverst¨ arkung y21 des R¨ uckkopplungsnetzwerkes kann vernachl¨assigt werden, weil sie viel kleiner ist als die entsprechende Vorw¨artsverst¨arkung des Verst¨ arkernetzwerkes.

9.3.2

L¨ osung zu c. Kleinsignalersatzschaltbild Das Kleinsignalersatzschaltbild (Abb. 9.10) der Verst¨arkerstufe erhalten wir, indem wir den Bipolartransistor T1 durch dessen Kleinsignalersatzschaltung (vgl. Abb. 3.10) ersetzen, wobei hier die parasit¨aren Kapazit¨aten CBE und assigt werden k¨ onnen. Das R¨ uckkopplungsnetzwerk wurde dabei CBC vernachl¨ in die entsprechende Darstellung mit y-Parametern umgewandelt. Weiterhin aquivalente Stromquelle wurde die Eingangssignalquelle ue in die ¨ i1 =

ue Re

(9.36)

umgewandelt, um die Berechnung der Parallel-Parallel-Gegenkopplung in Analogie zu dem Lehrbuch, Abschn. 9.3, durchf¨ uhren zu k¨onnen. L¨ osung zu d. Verschieben der Netzwerkelemente Aufgrund der Darstellung des R¨ uckkopplungsnetzwerkes mit y-Parametern k¨ onnen wir die Schaltung nach Abb. 9.10 umzeichnen, indem wir den Quellund den Lastwiderstand Re und R2 sowie die Netzwerkelemente y11 und y22 entlang der Leitungen verschieben und mit dem Verst¨arkernetzwerk zu einer erweiterten Schaltung zusammenfassen (Abb. 9.11).

9.3.2

186

9 R¨ uckkopplung in Verst¨ arkern Verstärker

i1

gmuBE

Re

R4

rp uBE

r0

u2

R2

r0,4

ü ý

ü

Rein'

u1

Rein

Bipolartransistor T1

Raus

Raus'

Rückkopplungsnetzwerk

y11

y12 . u2

u2

y22

Abb. 9.10. Kleinsignalersatzschaltbild der Schaltung nach Abb. 9.7 erweiterte Schaltung. a* = u2 / i1*

i1*

gmuBE

i1 Re

Rein'

y11

R4

rp uBE

r0

r0,4

y22

u2

R2

* Raus

* Rein

Raus'

ideale Rückkopplung

y12 . u2

u2

Abb. 9.11. Nach dem Verschieben der Netzwerkelemente Re , R2 , y11 und y22 erh¨ alt man aus der Schaltung nach Abb. 9.10 eine Schaltung mit idealer R¨ uckkopplung

Bei der so entstandenen Schaltung handelt es sich wieder um eine Anordnung mit idealer R¨ uckkopplung, wenn statt des Verst¨arkernetzwerkes die erweiterte Schaltung betrachtet wird. Es k¨ onnen daher die Beziehungen (9.1), (9.5) und (9.6) angewendet werden, wenn anstelle der in den Gleichungen a a und Raus die Verst¨arkung a∗ , der Eingangswiverwendeten Gr¨oßen a, Rein ∗ ∗ derstand Rein und der Ausgangswiderstand Raus der erweiterten Schaltung verwendet werden.

9.4 Transimpedanzverst¨ arker

187

L¨ osung zu e. Verst¨ arkung der erweiterten Schaltung Die Verst¨ arkung a∗ = u2 /i∗1 der erweiterten Schaltung wird mit Hilfe von Abb. 9.11 ermittelt. F¨ ur die Ausgangsspannung u2 erhalten wir mit y22 = 1/R3   1 u2 = −gm uBE r0 //r0,4 // //R2 y22 = −gm uBE (r0 //r0,4 //R3 //R2 ) . (9.37) F¨ ur die Spannung uBE ergibt sich mit y11 = 1/R3   1 uBE = i∗1 Re // //R4 //rπ y11 ∗ = i1 (Re //R3 //R4 //rπ ) .

(9.38)

Aus (9.37) und (9.38) erhalten wir schließlich f¨ ur die Verst¨arkung a∗ der erweiterten Schaltung das Resultat u2 = −gm (Re //R3 //R4 //rπ ) (r0 //r0,4 //R3 //R2 ) i∗1 = −38, 5 mS × 49, 16 Ω × 25, 3 kΩ

a∗ =

= −47, 9 kΩ .

(9.39)

L¨ osung zu f. Gesamtverst¨ arkung der r¨ uckgekoppelten Schaltung Die Gesamtverst¨ arkung A = u2 /i1 der r¨ uckgekoppelten Schaltung l¨asst sich mit Hilfe von (9.1) berechnen, wenn anstelle der Gr¨oße a die Gr¨oße a∗ der erweiterten Schaltung verwendet wird. Mit dem R¨ uckkopplungsfaktor k = y12 = −1/R3 = −16, 13 μS ergibt sich a∗ 1 + a∗ k = −27 kΩ .

A=

(9.40)

L¨ osung zu g. Eingangswiderstand ∗ F¨ ur den Eingangswiderstand Rein der erweiterten Schaltung erhalten wir direkt aus Abb. 9.11 ∗ = Re // Rein

1 //R4 //rπ = Re //R3 //R4 //rπ = 49, 16 Ω . y11

(9.41)

asst sich mit Hilfe von (9.5) berechnen, wenn anstelle Der Widerstand Rein l¨ a ∗ die Gr¨ oßen a∗ und Rein der erweiterten Schaltung der Gr¨ oßen a und Rein verwendet werden. Dies f¨ uhrt auf

9.3.2

188

9 R¨ uckkopplung in Verst¨ arkern

Rein =

∗ Rein = 27, 73 Ω . 1 + a∗ k

(9.42)

Abbildung 9.10 kann entnommen werden, dass der Widerstand Rein und der gesuchte Eingangswiderstand Rein u ¨ber die Beziehung Rein = Re //Rein

(9.43)

verkn¨ upft sind. Durch Umstellen erhalten wir schließlich f¨ ur den Eingangswiderstand der r¨ uckgekoppelten Schaltung das Ergebnis Rein =

1 Rein

1 − 

1 Re

= 62 Ω .

(9.44)

PSpice: 9 Rueckkopplung III Rein L¨ osung zu h. Ausgangswiderstand ∗ Der Ausgangswiderstand Raus der erweiterten Schaltung kann in dem vorliegenden Fall direkt der Schaltung nach Abb. 9.11 entnommen werden, da bei der Bestimmung des Widerstandes die Signalquelle i1 auf null gesetzt wird. Dies hat zur Folge, dass auch uBE zu null wird und damit die gesteuerte Quelle gm uBE keinen Strom liefert. Damit erhalten wir ∗ = r0 //r0,4 // Raus

1 //R2 = r0 //r0,4 //R3 //R2 = 25, 3 kΩ . y22

(9.45)

Der Widerstand Raus l¨ asst sich dann mit Hilfe von (9.6) berechnen, wenn a ∗ die Gr¨ oßen a∗ und Raus der erweiterten wir anstelle der Gr¨ oßen a und Raus Schaltung verwenden, d.h. Raus =

∗ Raus = 14, 27 kΩ . 1 + a∗ k

(9.46)

Abbildung 9.10 kann entnommen werden, dass der Widerstand Raus und der gesuchte Ausgangswiderstand Raus u ¨ber Raus = R2 //Raus

(9.47)

in Beziehung stehen. Durch Umstellen erhalten wir schließlich f¨ ur den Ausgangswiderstand der r¨ uckgekoppelten Schaltung Raus =

1 Raus

1 − 

1 R2

= 14, 8 kΩ . PSpice: 9 Rueckkopplung III Raus

(9.48)

9.5 Stabilit¨ at

189

L¨ osung zu i. Spannungsverst¨ arkung Abbildung 9.10 kann entnommen werden, dass zwischen der Spannung und dem Strom im Eingangskreis der Schaltung die Beziehung u1 = i1 Rein = i1 (Re //Rein )

(9.49)

uckgekoppelten Schaltung gilt. Mit (9.49) und der Verst¨ arkung A = u2 /i1 der r¨ erhalten wir schließlich f¨ ur die Spannungsverst¨arkung A u2 u2 −27 kΩ = = = u1 i1 (Re //Rein ) Re //Rein 50 Ω//62 Ω = −975 .

Au =

(9.50)

PSpice: 9 Rueckkopplung III Au

9.5 Stabilit¨ at Aufgabenstellung Gegeben sei ein Operationsverst¨ arker mit einer Verst¨arkung von a0 = 5 × 103 und einer einzigen Polstelle bei p1 = −104 rad s−1 . Der OP werde in einer r¨ uckgekoppelten Anordnung betrieben. Das frequenzabh¨angige R¨ uckkopplungsnetzwerk habe die Verst¨ arkung k0 und eine doppelte Polstelle ebenfalls bei p1 . a. Bestimmen Sie die Schleifenverst¨ arkung der Anordnung. b. Die Schaltung ist nun auf Stabilit¨ at hin zu untersuchen. Berechnen Sie dazu aus der Schleifenverst¨ arkung zun¨achst die Frequenz ω180◦ , bei welcher die Phase ϕ der Schleifenverst¨arkung den Wert 180◦ annimmt. c. Bei welchem R¨ uckkopplungsfaktor k0 wird der Betrag der Schleifenverst¨ arkung bei der in b. bestimmten Frequenz gr¨oßer als eins, so dass die Schaltung instabil wird?

L¨ osung zu a. Schleifenverst¨ arkung ¨ Die Ubertragungsfunktion a(jω) des Operationsverst¨arkers ergibt sich aus der Aufgabenstellung. Mit (9.51) ω1 = |p1 | erhalten wir

190

9 R¨ uckkopplung in Verst¨ arkern

a(jω) = a0

1 . 1 + j ωω1

(9.52)

¨ F¨ ur die Ubertragungsfunktion k(jω) des R¨ uckkopplungsnetzwerkes gilt k(jω) = k0

1 1 + j ωω1

2 .

(9.53)

Somit ergibt sich f¨ ur die Schleifenverst¨ arkung der Anordnung 9.6.3 a(jω)k(jω) = a0 k0

1 1 + j ωω1

3 .

(9.54)

L¨ osung zu b. Frequenz f¨ ur ϕ = 180◦

8.1.1

¨ Gleichung (9.54) beschreibt formal das Ubertragungsverhalten von drei hintereinander geschalteten Tiefp¨ assen erster Ordnung mit der Grenzfrequenz ω1 . Gem¨ aß (8.13) bewirkt jeder einzelne dieser Tiefp¨asse eine Phasenverschiebung von   ω ϕT (ω) = arctan − , (9.55) ω1 so dass sich f¨ ur die Schleifenverst¨ arkung insgesamt eine Phasenverschiebung von   ω (9.56) ϕ(ω) = 3 arctan − ω1 agt die Phasenverschiebung der Schleifenergibt. Bei der Frequenz ω180◦ betr¨ asse jedoch gem¨aß (8.13) stets eine negative verst¨ arkung ϕ(ω) = 180◦ . Da Tiefp¨ Phasenverschiebung bewirken, ist in (9.56) korrekterweise ϕ(ω) = −180◦ zu setzen, d.h.   ω180◦ −180◦ = 3 arctan − (9.57) ω1 Umstellen nach ω180◦ ergibt ω180◦ = − tan(−60◦ ) ω1 √ = 3 ω1 .

(9.58)

L¨ osung zu c. Schwingbedingung

9.6.2 9.7.2

Aus der Schwingbedingung (9.2) folgt, dass die Schaltung schwingt, wenn die Schleifenverst¨ arkung a(jω)k(jω) eine Phasendrehung von 180◦ aufweist und gleichzeitig der Betrag der Schleifenverst¨ arkung gr¨oßer oder gleich eins ist. Aus (9.54) erhalten wir f¨ ur den Betrag der Schleifenverst¨arkung

9.6 Wien-Br¨ ucken-Oszillator

|a(jω)k(jω)| = 

a0 k0 2 1 + ωω1

3

.

191

(9.59)

F¨ ur ω = ω180◦ ergibt sich mit (9.58) a0 k0

|a(jω)k(jω)| =  1+

ω180◦ ω1

2

3

= 

a0 k0 a0 k0 .  = 8 √ 2 3 3 1+

(9.60)

Die r¨ uckgekoppelte Schaltung wird instabil, wenn der Betrag der Schleifenverst¨ arkung bei der Frequenz ω180◦ gr¨ oßer oder gleich eins ist, d.h. f¨ ur a0 k0 ≥1. 8

(9.61)

Daraus ergibt sich k0 ≥

8 = 1, 6 × 10−3 . a0

(9.62)

Sobald also die Verst¨ arkung k0 des R¨ uckkopplungsnetzwerkes gr¨oßer oder gleich 1, 6 × 10−3 ist, wird die Schaltung instabil und beginnt zu schwingen. PSpice: 9 Stabilitaet

9.6 Wien-Bru ¨ cken-Oszillator Aufgabenstellung Gegeben sei die in Abb. 9.12 gezeigte, r¨ uckgekoppelte Anordnung, die aus einem idealen Differenzverst¨ arker mit der Verst¨arkung v und einem frequenzabh¨ angigen R¨ uckkopplungsnetzwerk besteht. In dem Lehrbuch, Abschn. 9.6.1 ¨ wurde die Ubertragungsfunktion dieser Schaltung ohne Herleitung wie folgt angegeben: a(s) u2 (9.63) = A(s) = i1 1 + a(s)k(s) mit a(s) = v [Z1 (s)//Z2 (s)] und k(s) = −

1 . Z2 (s)

¨ Leiten Sie die angegebene Ubertragungsfunktion her.

(9.64) (9.65)

192

9 R¨ uckkopplung in Verst¨ arkern

Z2

+ i1

Au= v u1

Z1

-

u2

Abb. 9.12. R¨ uckgekoppelte Anordnung, bestehend aus einem Differenzverst¨ arker mit der Verst¨ arkung v und einem frequenzabh¨ angigen R¨ uckkopplungsnetzwerk

L¨ osung

9.3

Durch Umzeichnen von Abb. 9.12 erkennt man, dass es sich bei der Schaltung um eine Anordnung mit Parallel-Parallel-R¨ uckkopplung handelt, die sich in ein Verst¨ arker- und ein R¨ uckkopplungsnetzwerk zerlegen l¨asst (Abb. 9.13). Verstärker

+

i1

Au= v u1

-

Z1

u2

Rückkopplungsnetzwerk Z2

Abb. 9.13. Schaltung nach Abb. 9.12 in der Darstellung getrennt nach Verst¨ arkerund R¨ uckkopplungsnetzwerk

Da das R¨ uckkopplungsnetzwerk den Verst¨arker belastet und es zudem Signale nicht nur von der Last in Richtung Quelle, sondern auch in umgekehrter Richtung u agt, handelt es sich um eine reale R¨ uckkopplung. Dies ¨bertr¨ hat zur Folge, dass die f¨ ur den Fall der idealen R¨ uckkopplung abgeleitete Gleichung (9.1) zun¨ achst nicht verwendet werden kann. Die Schaltung l¨asst

9.6 Wien-Br¨ ucken-Oszillator

193

sich jedoch sehr einfach auf eine Schaltung mit idealem R¨ uckkopplungsnetzwerk zur¨ uckf¨ uhren. Da es sich um eine Parallel-Parallel-R¨ uckkopplung handelt, stellen wir das R¨ uckkopplungsnetzwerk in der Form mit y-Parametern (vgl. Lehrbuch, Abschn. A.3.3) dar, was auf die Schaltung nach Abb. 9.14 f¨ uhrt. Die Vorw¨artsverst¨ arkung y21 des R¨ uckkopplungsnetzwerkes kann dabei vernachl¨ assigt werden, weil sie viel kleiner ist als die Vorw¨artsverst¨arkung des Verst¨ arkers. Verstärker

+

i1

Au= v u1

-

Z1

u2

Rückkopplungsnetzwerk

y11

y12 . u2

u2

y22

Abb. 9.14. Schaltung nach Abb. 9.13 nach Umwandlung des R¨ uckkopplungsnetzwerkes in die Darstellung mit y-Parametern

Die Bestimmung der y-Parameter des R¨ uckkopplungsnetzwerkes erfolgt in Analogie zu Abschn. 9.4, Teilaufgabe b. Wir erhalten f¨ ur den Eingangsleitwert y11 =

1 Z2

(9.66)

y22 =

1 . Z2

(9.67)

und f¨ ur den Ausgangsleitwert

F¨ ur den R¨ uckkopplungsfaktor ergibt sich k = y12 = −

1 . Z2

(9.68)

Aufgrund der Darstellung des R¨ uckkopplungsnetzwerkes mit y-Parametern k¨ onnen wir diese Schaltung umzeichnen, indem wir die Netzwerkelemente y11 und y22 entlang der Leitungen verschieben und mit dem Verst¨arkernetzwerk zu einer erweiterten Schaltung zusammenfassen (Abb. 9.15).

A.3.3

194

9 R¨ uckkopplung in Verst¨ arkern

erweiterte Schaltung. a* = u2 / i1* i 1*

+

i1

Au= v u1

y11

-

Z1

y22

u2

ideale Rückkopplung

u2 y12 . u2 Abb. 9.15. Nach dem Verschieben der Netzwerkelemente y11 und y22 erh¨ alt man aus der Schaltung nach Abb. 9.14 eine Schaltung mit idealer R¨ uckkopplung

Bei der so entstandenen Schaltung handelt es sich um eine Schaltung mit idealer R¨ uckkopplung, wenn statt des Verst¨ arkernetzwerkes die erweiterte Schaltung betrachtet wird. Es kann somit die ideale R¨ uckkopplungsgleichung (9.1) ¨ angewendet werden, wenn anstelle der dort verwendeten Gr¨oße a die Ubertragungsfunktion der erweiterten Schaltung a∗ =

u2 i∗1

(9.69)

verwendet wird. Die Beziehung f¨ ur a∗ l¨ asst sich dabei direkt aus der Schaltung in Abb. 9.15 ableiten. Wir erhalten f¨ ur die Ausgangsspannung die Beziehung   1 u2 = v u1 = v i∗1 Z1 // (9.70) = v i∗1 (Z1 //Z2 ) . y11 ¨ und daraus die Ubertragungsfunktion der erweiterten Schaltung a∗ =

u2 = v (Z1 //Z2 ) . i∗1

(9.71)

¨ Die Ubertragungsfunktion A(s) der r¨ uckgekoppelten Schaltung l¨asst sich mit Hilfe von (9.1) berechnen, wenn anstelle der Gr¨oße a die Gr¨oße a∗ der erweiterten Schaltung verwendet wird. Es ergibt sich A(s) =

a∗ 1 + a∗ k

mit a∗ gem¨ aß (9.71) und k gem¨ aß (9.68), was zu zeigen war.

(9.72)

9.7 Ring-Oszillator

195

Das gleiche Ergebnis l¨ asst sich auch direkt aus der Schaltung durch Anwendung von Maschen- und Knotengleichungen ermitteln. So erhalten wir aus der Knotengleichung u1 u1 − u2 + (9.73) i1 = Z1 Z2 und der Beziehung u2 = vu1

(9.74)

durch Einsetzen und Umstellen den Zusammenhang u2 vZ1 Z2 = , i1 Z2 + (1 − v)Z1

(9.75)

¨ der ebenfalls mit der in der Aufgabenstellung angegebenen Ubertragungsfunktion u ¨bereinstimmt.

9.7 Ring-Oszillator Aufgabenstellung Gegeben sei ein so genannter Ringoszillator, der aus einer ungeraden Anzahl, in diesem Fall drei, ringf¨ ormig hintereinander geschalteter Inverter besteht (Abb. 9.16). Jeder der Inverter habe die Verst¨arkung a0 und eine Polstelle bei arkung a0 sein, damit der Oszillator s = −107 Hz. Wie groß muss die Verst¨ schwingt?

1

1

1

xA

Abb. 9.16. Ringoszillator

L¨ osung Die Berechnung erfolgt analog zu Abschn. 9.5, d.h. es wird zun¨achst die Schleifenverst¨ arkung des Oszillators ermittelt. Anschließend wird die Frequenz bestimmt, bei welcher die Phasendrehung der Schleifenverst¨arkung 180◦ betr¨agt. Dann wird mit Hilfe der Schwingbedingung (9.2) die Verst¨arkung a0 der einzelnen Inverter berechnet, die notwendig ist, damit der Oszillator schwingt. ¨ Die Ubertragungsfunktion ai (jω) der einzelnen Inverter ergibt sich direkt aus der Aufgabenstellung. Wir erhalten

196

9 R¨ uckkopplung in Verst¨ arkern

ai (jω) = −a0

1 1 + j ωω0

(9.76)

ucksichtigt die mit ω0 = 2π × 107 Hz. Das negative Vorzeichen in (9.76) ber¨ durch die einzelnen Inverter hervorgerufene Vorzeichenumkehr der Signale. Fasst man die drei Inverter zu einem Verst¨ arkernetzwerk zusammen, so hat ¨ dieses die Ubertragungsfunktion a(jω) = a3i (jω) =

−a30 1 + j ωω0

3 .

(9.77)

Da das Ausgangssignal xa in vollem Umfang auf den Eingang der Schaltung zur¨ uckgef¨ uhrt wird, gilt f¨ ur den R¨ uckkopplungsfaktor k = −1 .

9.1.1

(9.78)

Das negative Vorzeichen bei dem R¨ uckkopplungsfaktor k kommt dadurch zustande, dass es sich im vorliegenden Fall um eine Mitkopplung und nicht um eine Gegenkopplung handelt. F¨ ur die Schleifenverst¨arkung des Ringoszillators erhalten wir damit a30 a(jω)k = (9.79)

3 . 1 + j ωω0 Dieses Ergebnis entspricht im Prinzip der Schleifenverst¨arkung nach (9.54) aus Abschn. 9.5. Zur Berechnung der weiteren Ergebnisse k¨onnen wir daher ¨ auf die dort angestellten Uberlegungen verweisen und erhalten entsprechend f¨ ur den Phasenwinkel der Schleifenverst¨ arkung   ω . (9.80) ϕ(ω) = 3 arctan − ω0 Die Frequenz ω180◦ , bei welcher die Phasenverschiebung 180◦ betr¨agt, wird damit √ (9.81) ω180◦ = 3 ω0 .

9.6.2 9.7.2

Aus der Schwingbedingung (9.2) folgt, dass der Oszillator schwingt, wenn die Schleifenverst¨ arkung a(jω)k eine Phasendrehung von 180◦ aufweist und gleichzeitig der Betrag der Schleifenverst¨ arkung gr¨oßer oder gleich eins ist. Aus (9.79) erhalten wir f¨ ur den Betrag der Schleifenverst¨arkung |a(jω)k| = 

a30 2 1 + ωω0

3

.

(9.82)

9.7 Ring-Oszillator

197

F¨ ur ω = ω180◦ ergibt sich mit (9.81) a30

|a(jω)k| =  1+

ω180◦ ω0

2

3

= 

a30 a30 . 3 = 8 √ 2 1+ 3

(9.83)

Der Oszillator schwingt, wenn der Betrag der Schleifenverst¨arkung bei der Frequenz ω180◦ gr¨ oßer oder gleich eins ist, d.h. f¨ ur den Fall a30 ≥1. 8

(9.84)

Daraus ergibt sich eine Verst¨ arkung von a0 ≥ 2 .

(9.85)

Sobald also die Verst¨ arkung a0 der einzelnen Inverter gr¨oßer oder gleich dem Wert 2 ist, beginnt der Ringoszillator zu schwingen. PSpice: 9 Oszillator II

10 Logikschaltungen

10.1 Formelsammlung Effektives w/l-Verh¨ altnis bei der Reihenschaltung mehrerer MOSFET 1 1 1 1 = + + ... + w/l|eq w/l|T 1 w/l|T 2 w/l|T n

(10.1)

Effektives w/l-Verh¨ altnis bei der Parallelschaltung mehrerer MOSFET w/l|eq = w/l|T 1 + w/l|T 2 + . . . + w/l|T n

(10.2)

Schaltzeiten eines CMOS-Inverters Anstiegszeit tr ≈ 3

CL βp UB

(10.3)

tf ≈ 3

CL βn UB

(10.4)

Abfallzeit

200

10 Logikschaltungen

10.2 Entwurf von CMOS-Gattern (I) Aufgabenstellung Gegeben sei das in Abb. 10.1 dargestellte CMOS-Gatter mit den LogikEing¨ angen x1 bis x5 und dem Ausgang y. Der n-MOS Block der Schaltung bestehe aus den n-Kanal Transistoren T1 bis T5 . Der p-MOS Block ist im Rahmen dieser Aufgabe zu entwerfen. Die Eing¨ange x1 bis x5 seien sowohl im n-MOS Block als auch im p-MOS Block verf¨ ugbar. UB LogikEingänge x1 bis x5

p-MOS Block y

x1

T1

x2

T2

x3

T3

x4

T4

x5

T5

n-MOS Block

Abb. 10.1. CMOS-Gatter, bestehend aus je einem Block mit n-Kanal MOSFET und einem Block mit p-Kanal MOSFET

a. Welche logische Funktion wird durch das Gatter in Abb. 10.1 realisiert? b. Entwerfen Sie den p-MOS Block der Schaltung. c. Dimensionieren Sie die Transistoren so, dass die Anstiegs- und die Abfallzeiten im ung¨ unstigsten Fall denen eines Inverters mit den w/l-Verh¨altnissen w/l|eq,n = 2/1 und w/l|eq,p = 4/1 entsprechen.

L¨ osung zu a. Logische Funktion Der Ausgang y des in Abb. 10.1 gezeigten CMOS-Gatters geht auf L-Pegel, wenn der n-MOS Block leitet, d.h. wenn

10.2 Entwurf von CMOS-Gattern (I)

201

• T1 leitet (x1 auf H-Pegel liegt) • und entweder T2 oder T3 leitet (x2 oder x3 auf H-Pegel liegt) • und entweder T4 oder T5 leitet (x4 oder x5 auf H-Pegel liegt). Eine Serienschaltung von Transistoren entspricht also einer UND-Verkn¨ upfung und eine Parallelschaltung von Transistoren einer ODER-Verkn¨ upfung der entsprechenden Eingangssignale. Mit dem in Abb. 10.1 gezeigten n-MOS Block wird also die logische Verkn¨ upfung y = x1 · (x2 + x3 ) · (x4 + x5 )

(10.5)

realisiert, was nach Invertierung auf die Funktion y = x1 · (x2 + x3 ) · (x4 + x5 )

(10.6)

f¨ uhrt. L¨ osung zu b. Entwurf des p-MOS Blocks Um die Funktion (10.6) mit einem CMOS-Gatter zu realisieren, muss der entsprechende p-MOS Block genau dann leiten, d.h. der Ausgang y der Schaltung auf H-Pegel gehen, wenn der n-MOS Block sperrt. Da auch f¨ ur den p-MOS Block gilt, dass eine Parallelschaltung von Transistoren einer ODER- und eine Serienschaltung einer UND-Verkn¨ upfung entspricht, bringen wir daher (10.6) in eine Form, in der lediglich elementare UND- und ODER-Verkn¨ upfungen auftauchen. Mit Hilfe des Gesetzes von De Morgan erhalten wir aus (10.6) den Ausdruck (10.7) y = x1 + (x2 · x3 ) + (x4 · x5 ) . Dabei ist zu beachten, dass die p-MOS Transistoren bei einem L-Pegel am Gate-Anschluss leiten und bei H-Pegel sperren, so dass es bereits durch die p-MOS Transistoren zu einer Invertierung der Eingangssignale kommt. Statt ussen an die Gate-Anschl¨ usse der p-MOS Transisder Signale x1 , x2 , ..., x5 m¨ toren also die entsprechenden invertierten Signale, d.h. x1 , x2 , ..., x5 angelegt werden. Dies f¨ uhrt schließlich auf die in Abb. 10.2 gezeigte Anordnung f¨ ur den p-MOS Block. An dieser Stelle sei angemerkt, dass sich der p-MOS Block auch durch direkte Umwandlung des n-MOS Blocks entwerfen l¨asst, indem alle Serienschaltungen durch Parallelschaltungen und umgekehrt ersetzt werden. In dem gezeigten Beispiel besteht der n-MOS Block aus drei in Serie geschalteten Teilschaltungen: dem einzelnen Transistor T1 , der Parallelschaltung aus T2 und T3 sowie der Parallelschaltung aus T4 und T5 . Im p-MOS Block werden diese Teilschaltungen daher parallel geschaltet. Die Teilschaltungen selbst werden ebenfalls umgewandelt, d.h. die beiden Parallelschaltungen (T2 und T3 souhrt dann wie T4 und T5 ) werden in Serienschaltungen umgewandelt. Dies f¨ ebenfalls auf die in Abb. 10.2 gezeigte Schaltung.

10.2.3

202

10 Logikschaltungen UB

x2 x1

T7 x4

T9

p-MOS Block

T6

x3

T8 x5

T10

y

n-MOS Block

Abb. 10.2. CMOS-Gatter mit dem p-MOS Block gem¨ aß Gl. (10.7) und dem n-MOS Block gem¨ aß Abb. 10.1

L¨ osung zu c. Dimensionierung der Transistoren Wir betrachten zun¨ achst den p-MOS Block (Abb. 10.2) und dimensionieren dessen Transistoren gem¨ aß der Vorgabe, dass die Anstiegszeit tr des Gatters in jedem Fall kleiner oder gleich der Anstiegszeit eines Inverters, dem so genannten Referenzinverter, mit w/l|eq,p = 4/1 sein soll. Dazu muss gew¨ahrleistet 10.2.4 sein, dass f¨ ur alle m¨ oglichen Strompfade von der Betriebsspannung UB hin zum Ausgang y gilt, dass das effektive w/l-Verh¨altnis der auf dem Pfad liegenden Transistoren gr¨ oßer oder gleich dem w/l-Verh¨altnis des p-MOS Transistors im Referenzinverter w/l|eq,p ist. Bei der Dimensionierung ist es zweckm¨ aßig, mit dem ung¨ unstigsten Strompfad, d.h. dem Pfad mit der gr¨ oßten Anzahl in Serie geschalteter Transistoren, zu beginnen. Aus den beiden M¨ oglichkeiten f¨ ur den ung¨ unstigsten Strompfad w¨ahlen wir hier z.B. den Pfad T7 → T8 entlang der in Serie geschalteten Transistoren T7 und T8 . Mit (10.1) ergibt sich dann die Forderung 1 1 1 + = . w/l|T 7 w/l|T 8 w/l|eq,p

(10.8)

¨ Ublicherweise w¨ahlt man f¨ ur beide Transistoren das gleiche w/l-Verh¨altnis. Wir erhalten daher 1 1 = . (10.9) 2 w/l|T 7,T 8 w/l|eq,p Umstellen ergibt

10.2 Entwurf von CMOS-Gattern (I)

w/l|T 7,T 8 = 2 w/l|eq,p = 8/1 .

203

(10.10)

Bei zwei in Reihe geschalteten Transistoren m¨ ussen diese also doppelt so groß dimensioniert werden wie der entsprechende Transistor des Referenzinverters. Aus Symmetriegr¨ unden ergibt sich f¨ ur die Transistoren T9 und T10 das gleiche Ergebnis, d.h. es gilt w/l|T 7,T 8,T 9,T 10 = 2 w/l|eq,p = 8/1 .

(10.11)

F¨ ur den Strompfad durch den Transistor T6 ergibt sich direkt w/l|T 6 = w/l|eq,p = 4/1 .

(10.12)

Der Transistor T6 wird also genauso groß dimensioniert wie der p-MOS Transistor des Referenzinverters. Eine analoge Vorgehensweise ergibt sich bei der Dimensionierung der Transistoren des in Abb. 10.1 gezeigten n-MOS Blocks. Damit die Abfallzeit tf des Gatters in jedem Fall kleiner oder gleich der Abfallzeit des Referenzinverters ist, muss f¨ ur alle m¨ oglichen Strompfade vom Ausgang y hin zur Masse gelten, dass das effektive w/l-Verh¨ altnis der auf dem Pfad liegenden Transistoren gleich oder gr¨ oßer dem w/l-Verh¨ altnis des n-MOS Transistors im Referenzinverter w/l|eq,n ist. Aus mehreren M¨ oglichkeiten f¨ ur den ung¨ unstigsten Strompfad w¨ahlen wir hier z.B. den Pfad T1 → T2 → T4 entlang der drei in Serie geschalteten Transistoren T1 , T2 und T4 . Mit (10.1) ergibt sich dann die Forderung 1 1 1 1 + + = . w/l|T 1 w/l|T 2 w/l|T 4 w/l|eq,n

(10.13)

W¨ ahlt man, wie u ur die drei Transistoren das gleiche w/l-Verh¨altnis, ¨blich, f¨ so erh¨ alt man 1 1 = . (10.14) 3 w/l|T 1,T 2,T 4 w/l|eq,n Umstellen ergibt w/l|T 1,T 2,T 4 = 3 w/l|eq,n .

(10.15)

Die drei in Serie geschalteten Transistoren m¨ ussen also dreimal so groß dimensioniert werden wie der entsprechende Transistor des Referenzinverters. Aus Symmetriegr¨ unden erhalten wir f¨ ur die anderen Transistoren des n-MOS Blocks das gleiche Ergebnis, d.h. w/l|n = 3 w/l|eq,n = 6/1 . PSpice: 10 CMOS-Entwurf I und 10 ReferenzInverter

(10.16)

204

10 Logikschaltungen

10.3 Entwurf von CMOS-Gattern (II) Aufgabenstellung Die logische Funktion y = x1 + x2 · [x3 + (x4 · x5 )]

(10.17)

ist in CMOS-Technik zu implementieren. a. Entwerfen Sie den n-MOS und den p-MOS Block der Schaltung. b. Dimensionieren Sie die Transistoren so, dass die Anstiegs- und die Abfallzeiten des Gatters im ung¨ unstigsten Fall denen eines Inverters mit den w/l-Verh¨ altnissen w/l|eq,n = 2/1 und w/l|eq,p = 4/1 entsprechen. c. Sch¨ atzen Sie die Anstiegs- und Abfallzeiten der Schaltung f¨ ur den g¨ unstigsten und den ung¨ unstigsten Fall ab, wenn die Betriebsspannung at CL = 10 pF betr¨agt. F¨ ur die Transistoren UB = 5 V und die Lastkapazit¨ gelte kn = 20 μAV−2 und kp = 10 μAV−2 . d. Sch¨ atzen Sie den Fl¨ achenbedarf des Gatters ab, wenn die Kanall¨ange l = 1 μm betr¨ agt.

L¨ osung zu a. Entwurf des n-MOS und des p-MOS Blocks Bei der gegebenen Funktion (10.17) bietet es sich an, zun¨achst den n-MOS Block zu entwerfen. Dazu invertieren wir (10.17) und erhalten y = x1 + x2 · [x3 + (x4 · x5 )] .

(10.18)

Da diese Funktion festlegt, wann der Ausgang der Schaltung auf Low-Pegel geht, kann daraus direkt die Verschaltung der n-MOS Transistoren bestimmt werden, wobei eine UND-Verkn¨ upfung einer Serienschaltung und eine ODERVerkn¨ upfung einer Parallelschaltung der Transistoren entspricht. F¨ ur den n10.2.3 MOS Block ergibt sich somit die in Abb. 10.3, unten, gezeigte Anordnung. Zur Realisierung des p-MOS Blocks, der festlegt, wann der Ausgang der Schaltung auf H-Pegel geht, gehen wir von der urspr¨ unglichen Funktion (10.17) aus und stellen diese in einer Form dar, in der nur noch elementare UND- und ODER-Verkn¨ upfungen auftreten. Mit Hilfe des Gesetzes von De Morgan erhalten wir y = x1 · x2 + [x3 · (x4 + x5 )] .

(10.19)

Da die p-MOS Transistoren eine Invertierung der Eingangssignale bewirken, sind an die entsprechenden Eing¨ ange statt der Signale x1 , x2 , ... , x5 die

10.3 Entwurf von CMOS-Gattern (II)

205

Signale x1 , x2 , ..., x5 zu legen und es ergibt sich f¨ ur den p-MOS Block die in Abb. 10.3, oben, gezeigte Anordnung. UB x1

T6

x3 x2

T8

p-MOS Block

T7

x4

T9 x5

T10

y

x2 x1

T2

T1

x3

x4

T4

x5

T5

n-MOS Block

T3

Abb. 10.3. CMOS-Gatter zur Realisierung der logischen Funktion (10.17)

L¨ osung zu b. Dimensionierung der Transistoren Bei der Dimensionierung beginnen wir mit den Transistoren des p-MOS Blocks aus Abb. 10.3. Um die Forderung nach der Einhaltung der vorgegebenen Schaltzeit auch im ung¨ unstigsten Fall einhalten zu k¨onnen, suchen wir zun¨ achst den Strompfad mit den meisten Transistoren. Dies ist hier entweder der Pfad T6 → T8 → T9 oder aber der Pfad T6 → T8 → T10 . Das sich aus der Serienschaltung der jeweils drei Transistoren ergebende w/l-Verh¨altnis muss gleich dem gegebenen w/l-Verh¨ altnis des Referenzinverters sein. Daraus folgt f¨ ur die Transistoren T6 , T8 , T9 1 1 1 1 + + = . w/l|T 6 w/l|T 8 w/l|T 9 w/l|eq,p

(10.20)

Dimensionieren wir die drei Transistoren zweckm¨aßigerweise jeweils gleich groß, so erhalten wir

10.2.4

206

10 Logikschaltungen

3

1 w/l|T 6,T 8,T 9

=

1 . w/l|eq,p

(10.21)

Umstellen ergibt schließlich w/l|T 6,T 8,T 9 = 3 w/l|eq,p = 12/1 .

(10.22)

Das w/l-Verh¨ altnis des Transistors T10 w¨ ahlen wir aus Symmetriegr¨ unden gleich groß wie das von T9 , d.h. w/l|T 10 = 12/1 .

(10.23)

Die Dimensionierung des noch fehlenden Transistors T7 erfolgt durch Analyse des Strompfades T6 → T7 . Hier ergibt sich die Forderung 1 1 1 + = . w/l|T 6 w/l|T 7 w/l|eq,p

(10.24)

1 1 1 1 1 1 = = − = − w/l|T 7 w/l|eq,p w/l|T 6 4 12 6

(10.25)

w/l|T 7 = 6/1 .

(10.26)

Umstellen f¨ uhrt auf

und schließlich

In entsprechender Weise werden nun die Transistoren des n-MOS Blocks aus Abb. 10.3 dimensioniert. F¨ ur den ung¨ unstigsten Strompfad T2 → T4 → T5 muss also gelten 1 1 1 1 + + = . w/l|T 2 w/l|T 4 w/l|T 5 w/l|eq,n

(10.27)

Auch hier w¨ ahlen wir f¨ ur alle drei Transistoren das gleiche w/l-Verh¨altnis und erhalten 1 1 = . (10.28) 3 w/l|T 2,T 4,T 5 w/l|eq,n Umstellen ergibt w/l|T 2,T 4,T 5 = 3 w/l|eq,n = 6/1 .

(10.29)

F¨ ur den Strompfad T2 → T3 erhalten wir 1 1 1 + = . w/l|T 2 w/l|T 3 w/l|eq,n

(10.30)

10.3 Entwurf von CMOS-Gattern (II)

207

Umstellen f¨ uhrt auf 1 1 1 1 1 1 = − = − = , w/l|T 3 w/l|eq,n w/l|T 2 2 6 3

(10.31)

womit sich schließlich w/l|T 3 = 3/1

(10.32)

ergibt. F¨ ur den Transistor T1 erhalten wir direkt w/l|T 1 = w/l|eq,n = 2/1 .

(10.33)

PSpice: 10 CMOS-Entwurf II und 10 ReferenzInverter

L¨ osung zu c. Schaltzeiten im g¨ unstigsten und ung¨ unstigsten Fall Die Schaltzeiten im ung¨ unstigsten Fall sind identisch mit denen des Referenzinverters mit w/l|eq,p = 4/1 und w/l|eq,n = 2/1, da die Schaltung nach diesen Vorgaben dimensioniert wurde. Mit (10.3) und (4.7) ergibt sich f¨ ur die Anstiegszeit eines CMOS-Inverters tr ≈

3 CL 3 CL = βp UB kp w/l|p UB

(10.34)

und mit (10.4) und (4.4) entsprechend f¨ ur die Abfallzeit tf ≈

3 CL 3 CL = . βn UB kn w/l|n UB

(10.35)

Mit UB = 5 V, CL = 10 pF, kn = 20 μAV−2 , kp = kn /2, w/l|p = 4/1 und w/l|n = 2/1 erhalten wir damit tr = tf ≈ 150 ns .

(10.36)

Der g¨ unstigste Fall tritt ein, wenn s¨ amtliche Transistoren eines Blockes leiten. Um die Schaltzeiten f¨ ur diesen Fall zu berechnen, bestimmen wir zun¨ achst mit Hilfe von (10.1) und (10.2) das effektive w/l-Verh¨altnis f¨ ur den p-MOS Block, wenn alle darin enthaltenen Transistoren leiten. Die Parallelschaltung aus T9 und T10 ergibt ein effektives w/l-Verh¨altnis von 12/1 + 12/1 = 24/1. Durch den dazu in Serie geschalteten Transistor T8 erhalten wir 1/(1/24 + 1/12) = 8/1. Die Parallelschaltung mit T7 ergibt 8/1 + 6/1 = 14/1 und die Serienschaltung mit T6 ergibt schließlich ein effektives w/l-Verh¨ altnis des p-MOS Blocks von 1/(1/14 + 1/12) = 6, 46/1.

10.2.2

208

10 Logikschaltungen

Setzen wir diesen Wert in (10.34) ein, so ergibt sich im g¨ unstigsten Fall eine Anstiegszeit von (10.37) tr ≈ 93 ns . Mit dem n-MOS Block wird analog verfahren. Die Serienschaltung T4 , altnis von 1/(1/6 + 1/6) = 3/1. Durch den T5 ergibt ein effektives w/l-Verh¨ dazu parallel geschalteten Transistor T3 erhalten wir 3/1 + 3/1 = 6/1. Die Serienschaltung mit T2 ergibt 1/(1/6 + 1/6) = 3/1 und die Parallelschaltung mit T1 ergibt schließlich ein effektives w/l-Verh¨altnis des n-MOS Blocks von 3/1 + 2/1 = 5/1. Setzen wir diesen Wert in (10.35) ein, ergibt sich im g¨ unstigsten Fall eine Abfallzeit von tf ≈ 60 ns .

(10.38)

L¨ osung zu d. Fl¨ achenbedarf des Gatters Einen Sch¨ atzwert f¨ ur den Fl¨ achenbedarf des Gatters erhalten wir durch Summation des Fl¨ achenbedarfs Ai = wi li der einzelnen Transistoren Ti des Gatters. Die Verdrahtung der Transistoren bleibt bei dieser u ¨berschl¨agigen Berechnung unber¨ ucksichtigt. Bei der Dimensionierung gem¨aß Teilaufgabe b und einer Kanall¨ ange von l = 1 μm besteht das Gatter nach Abb. 10.3 aus • • • •

1 1 4 4

Transistor mit w = 2 μm, Transistor mit w = 3 μm, Transistoren mit w = 6 μm und Transistoren mit w = 12 μm.

Es ergibt sich also insgesamt ein Fl¨ achenbedarf von A ≈ 77 μm2 .

(10.39)

Es sei an dieser Stelle angemerkt, dass es bei der Dimensionierung der Transistoren unendlich viele L¨ osungen gibt. Zum einen ist es n¨amlich nicht erforderlich, alle Transistoren des jeweils betrachteten Strompfades mit dem gleichen w/l-Verh¨ altnis zu versehen. Vielmehr ist eine beliebige Verteilung der w/l-Verh¨ altnisse m¨ oglich, solange nur das effektive w/l-Verh¨altnis gleich dem w/l-Verh¨ altnis im Referenzinverter ist. Zum anderen kann auch die Reihenfolge der jeweils betrachteten Strompfade das Ergebnis beeinflussen, wie im folgenden Beispiel kurz gezeigt wird: Es wird wieder das CMOS-Gatter nach Abb. 10.3 betrachtet. Beginnt man bei der Dimensionierung des p-MOS Blocks nicht mit dem ung¨ unstigsten Strompfad, sondern mit dem Pfad T6 → T7 , so erh¨alt man w/l|T 6,T 7 = 2 w/l|eq,p = 8/1 .

(10.40)

F¨ ur den Strompfad T6 → T8 → T9 ergibt sich w/l|T 8,T 9 = 16/1 .

(10.41)

10.4 C2 MOS-Technologie

209

Aus Symmetriegr¨ unden folgt w/l|T 10 = w/l|T 9 = 16/1 .

(10.42)

Beginnt man bei der Dimensionierung des n-MOS Blocks ebenfalls nicht mit dem ung¨ unstigsten Strompfad, sondern mit dem Pfad durch T1 , so erh¨alt man w/l|T 1 = w/l|eq,n = 2/1 .

(10.43)

F¨ ur den Pfad T2 → T3 ergibt sich w/l|T 2,T 3 = 2 w/l|eq,n = 4/1 .

(10.44)

Und f¨ ur den Pfad T2 → T4 → T5 erh¨ alt man schließlich w/l|T 4,T 5 = 8/1 .

(10.45)

Die Ergebnisse unterscheiden sich also deutlich von denen aus Teilaufgabe b. Bei einer gegebenen Kanall¨ ange von l = 1 μm besteht das CMOS-Gatter in diesem Beispiel aus • 1 Transistor mit w = 2 μm, • 2 Transistoren mit w = 4 μm, • 4 Transistoren mit w = 8 μm und • 3 Transistoren mit w = 16 μm. Es ergibt sich also insgesamt ein Fl¨ achenbedarf von A ≈ 90 μm2 und somit ein h¨ oherer Wert als bei der Dimensionierung gem¨aß Teilaufgabe b.

10.4 C2 MOS-Technologie Aufgabenstellung Skizzieren Sie einen Inverter, ein NAND- und ein NOR-Gatter sowie ein Gatter, welches die logische Funktion y = x1 · (x2 + x3 · x4 ) realisiert, in getakteter CMOS-Logik (C2 MOS). L¨ osung Bei der C2 MOS-Technologie wird die n-MOS Logik nach den gleichen Regeln entworfen wie der n-MOS Block bei CMOS-Schaltungen. F¨ ur den C2 MOSInverter erh¨ alt man daher die in Abb. 10.4, links, gezeigte Schaltung. Das NAND-Gatter in C2 MOS-Technologie ist in Abb. 10.4, rechts, dargestellt. Abbildung 10.5 zeigt das NOR-Gatter (links) sowie das Gatter zur Realisierung der Funktion y = x1 · (x2 + x3 · x4 ) (rechts) in C2 MOS-Technologie. PSpice: 10 C2MOS-Inverter

10.2.5

210

10 Logikschaltungen UB



UB



T1

T1

y=x x1

CL

x

y = x1 . x2

CL

x2





T2

T2

Abb. 10.4. Inverter (links) und NAND-Gatter (rechts) in C2 MOS-Technologie UB



T1

UB

y = x1 + x2



x1

CL x1

T1

y = x1 . (x2 + x3 . x4)

CL

x2 x3 x2 x4



T2



T2

Abb. 10.5. NOR-Gatter (links) und Gatter zur Realisierung der Funktion y = x1 · (x2 + x3 · x4 ) (rechts) in C2 MOS-Technologie

10.5 Treiberschaltung fu ¨ r große kapazitive Lasten Aufgabenstellung Gegeben sei das CMOS-Gatter nach Abb. 10.6, bestehend aus einer LogikSchaltung und einem Komplement¨ arinverter als Ausgangstreiber, mit dem eine Lastkapazit¨at umgeladen werden soll.

10.5 Treiberschaltung f¨ ur große kapazitive Lasten

211

CMOS-Gatter UB

Y

Logik

CL

Ce

Abb. 10.6. Umladen einer großen parasit¨ aren Lastkapazit¨ at mit einem CMOSInverter

¨ Dabei gelten folgende Uberlegungen: Die Eingangskapazit¨at Ce eines Inverters ist im Wesentlichen durch dessen Gatekapazit¨at gegeben und damit - bei vorgegebenem l - proportional zur Kanalweite w der Transistoren, d.h. es gilt Ce ∼ w .

(10.46)

Die lastabh¨ angige Schaltzeit eines Inverters sei td0 , wenn der Inverter so dimensioniert ist, dass die Eingangskapazit¨ at ebenso groß ist wie die Lastkapazit¨ at des Inverters, d.h. wenn Ce = CL ist. Da die Schaltzeit proportional der ur den Fall, dass die Lastkapazit¨at k mal so groß Lastkapazit¨ at CL ist, gilt f¨ ur die sich dann ergebende Schaltzeit ist wie die Eingangskapazit¨ at Ce f¨ td = k td0 .

(10.47)

F¨ ur den in Abb. 10.6 gezeigten Fall mit der Lastkapazit¨at CL und der Einogerungszeit von gangskapazit¨ at Ce ergibt sich also eine Verz¨ td =

CL td0 , Ce

(10.48)

die f¨ ur große Verh¨ altnisse CL /Ce sehr große Werte annehmen kann. Im Folgenden soll nun gezeigt werden, dass sich die Schaltzeit mit Hilfe zus¨ atzlicher, geeignet dimensionierter Inverter, bei denen die zu treibende Lastkapazit¨ at von Stufe zu Stufe um einen bestimmten Faktor k ansteigt, d.h. Ci+1 = k Ci , (vgl. Abb. 10.7) deutlich verringern l¨ asst.

(10.49)

212

10 Logikschaltungen

CMOS-Gatter UB

UB

Inverterkette UB

UB

Y

Logik

Ce

C1

C2

CN

CL

Abb. 10.7. Umladen einer großen Lastkapazit¨ at mit einer Inverterkette

a. Gegeben sei die in Abb. 10.7 gezeigte Schaltung, bei der die Lastkapazit¨ aten von Stufe zu Stufe um den Faktor k ansteigen. Bestimmen Sie die Gesamtverz¨ ogerungszeit td,ges der aus Ausgangstreiber und nachgeschalteter Inverterkette mit N Invertern bestehenden Anordnung in Abh¨ angigkeit von td0 , k und der Gesamtzahl (N + 1) der Inverter. b. Eliminieren Sie den Term (N + 1) in dem in Teilaufgabe a gefundenen Ausdruck f¨ ur die Gesamtverz¨ ogerungszeit. Hinweis: Bestimmen Sie zu diesem Zweck die Beziehung zwischen der Lastkapazit¨at CL und der Eingangskapazit¨ at Ce des Ausgangstreibers. c. Bestimmen Sie das Kapazit¨ atsverh¨ altnis k so, dass die Gesamtverz¨ogerungszeit td,ges der Schaltung, bestehend aus Ausgangstreiber und Inverterkette, minimal wird. Wie groß ist die Anzahl N der zus¨atzlichen Inverter in diesem Fall zu w¨ ahlen? Die hergeleiteten Beziehungen sollen nun in einem praktischen Beispiel angewendet werden: Der Ausgangstreiber habe ein w/l-Verh¨altnis von w/l|p = 4/1 bzw. w/l|n = 2/1 und eine Eingangskapazit¨at von Ce = 10 fF. Die zu treibende Last sei CL = 1 pF. d. Wie viele zus¨ atzliche Inverterstufen werden ben¨otigt, um die Gesamtverz¨ ogerungszeit zu minimieren? Wie groß ist der Faktor k zu w¨ahlen? e. Geben Sie die w/l-Verh¨ altnisse der Transistoren in der Inverterkette an.

L¨ osung zu a. Ausdruck f¨ ur die Gesamtverz¨ ogerungszeit Da das Verh¨ altnis von Last- zu Eingangskapazit¨at f¨ ur jede Stufe der Schaltung den Faktor k aufweist und gem¨ aß (10.47) die Verz¨ogerungszeit eines jeden

10.5 Treiberschaltung f¨ ur große kapazitive Lasten

213

Inverters td = k td0 betr¨ agt, ergibt sich bei insgesamt (N + 1) Invertern eine Gesamtverz¨ ogerungszeit von td,ges = (N + 1)td = (N + 1)k td0 .

(10.50)

L¨ osung zu b. Eliminieren des Terms (N + 1) Da das Kapazit¨atsverh¨ altnis von einer Stufe zur n¨achsten jeweils k betr¨agt, gilt f¨ ur die letzte Stufe der Schaltung CL = k CN .

(10.51)

F¨ ur die (N − 1)-te Stufe ergibt sich analog CN = k CN −1 .

(10.52)

Entsprechend gilt f¨ ur die erste Stufe der Inverterkette C2 = k C1

(10.53)

C1 = k Ce

(10.54)

und f¨ ur den Ausgangstreiber des Gatters. Durch rekursives Einsetzen erhalten wir aus den obigen Gleichungen zun¨ achst die Beziehung CL = k (N +1) Ce . Division durch Ce und anschließendes Logarithmieren f¨ uhrt auf   CL = (N + 1) ln k . ln Ce Durch Umstellen nach (N + 1) ergibt sich der Ausdruck

L ln C Ce . (N + 1) = ln k

(10.55)

(10.56)

(10.57)

Durch Einsetzen dieses Ergebnisses in (10.50) eliminieren wir den Term (N +1) und erhalten somit f¨ ur die Gesamtverz¨ ogerungszeit   CL k td,ges = ln (10.58) td0 . ln k Ce

214

10 Logikschaltungen

L¨ osung zu c. Minimierung der Gesamtverz¨ ogerungszeit Die Gesamtverz¨ogerungszeit nach (10.58) wird minimal, wenn der Ausdruck θ(k) =

k ln k

(10.59)

minimal wird, d.h. wenn gilt dθ ln k − 1 = =0. dk (ln k)2

(10.60)

k = e ≈ 2, 718 .

(10.61)

Daraus folgt Eine minimale Gesamtverz¨ ogerungszeit ergibt sich also, wenn das Kapazit¨atsverh¨ altnis k gleich der Eulerschen Zahl e (Basis des nat¨ urlichen Logarithmus) ist. F¨ ur die Anzahl der zus¨ atzlich erforderlichen Inverterstufen erhalten wir mit (10.57) und k = e   CL N = ln −1. (10.62) Ce L¨ osung zu d. Praktisches Beispiel Mit den gegebenen Zahlenwerten bestimmt sich aus (10.62) die Anzahl der zus¨ atzlich erforderlichen Inverterstufen zu     CL 1 pF N = ln − 1 = ln − 1 = ln 100 − 1 = 3, 605 . (10.63) Ce 10 fF Da f¨ ur die Anzahl der zus¨ atzlichen Inverter nur ein ganzzahliges Ergebnis infrage kommt und es sich zudem um eine gerade Zahl handeln muss, damit keine Inversion des Signals eintritt, w¨ ahlen wir N = 4. F¨ ur diesen Fall ergibt sich durch Umstellen von (10.55)  √ 5 (N +1) CL = 100 = 2, 512 (10.64) k= Ce und mit (10.50) eine Gesamtverz¨ ogerungszeit von td,ges = (N + 1)k td0 = 5 × 2, 512 td0 = 12, 56 td0 .

(10.65)

Im Vergleich dazu ergibt sich bei einem einzelnen Ausgangstreiber gem¨aß (10.48) die deutlich gr¨ oßere Verz¨ ogerungszeit von td,ges = 100 td0 .

10.5 Treiberschaltung f¨ ur große kapazitive Lasten

215

L¨ osung zu e. w/l-Verh¨ altnisse der Transistoren Da die Eingangskapazit¨ at Ci von einer Stufe zur n¨achsten um den Faktor k = 2, 512 wachsen muss, um die Gesamtverz¨ogerungszeit der Schaltung zu minimieren, m¨ ussen auch die w/l-Verh¨ altnisse der Transistoren von einer Stufe zur n¨ achsten um diesen Faktor gr¨ oßer werden. Ausgehend von dem Ausgangstreiber mit den w/l-Verh¨ altnissen w/l|p = 4/1 bzw. w/l|n = 2/1, erhalten wir daher die in Tabelle 10.1 angegebenen w/l-Verh¨altnisse der nachfolgenden Stufen. Die folgenden beiden PSpice-Simulationen belegen, dass es durch die Verwendung der Inverterkette zu einer deutlichen Verringerung der Schaltzeiten kommt. PSpice: 10 Ohne Inverterkette und 10 Mit Inverterkette

Tabelle 10.1. w/l-Verh¨ altnisse der Transistoren in den vier Inverterstufen w/l|p,i w/l|n,i

i=1 10, 05/1 5, 02/1

i=2 25, 24/1 12, 62/1

i=3 63, 40/1 31, 70/1

i=4 159, 2/1 79, 6/1

11 Herstellung integrierter Schaltungen in CMOS-Technik

11.1 Layout-Analyse Aufgabenstellung Gegeben sei das in Abb. 11.1 gezeigte Layout der bei der Herstellung einer CMOS-Schaltung verwendeten Masken. Die Substratanschl¨ usse der Transis¨ toren wurden der Ubersichtlichkeit halber nicht mit eingezeichnet.

Legende NWELL PMOS NMOS B

A

METAL POLY CONTACT

C

Z

C

Abb. 11.1. Layout einer CMOS-Schaltung

a. Zeichnen Sie das zugeh¨ orige Schaltbild auf Transistorebene. b. Welche logische Funktion wird realisiert?

218

11 Herstellung integrierter Schaltungen in CMOS-Technik

L¨ osung zu a. Schaltbild

11.5 11.6

Im Layout der Schaltung (Abb. 11.2) sind deutlich die beiden p-Kanal Transistoren T1 und T2 sowie die beiden n-Kanal Transistoren T3 und T4 zu erkennen, wobei die p-Kanal Transistoren ein gr¨oßeres w/l-Verh¨altnis haben als die n-Kanal Transistoren. Die Transistoren sind durch Metall- oder Polysiliziumleiterbahnen miteinander verdrahtet. T1

T2 Legende NWELL PMOS NMOS B

A

METAL POLY CONTACT

T3

C

Z

C

T4

Abb. 11.2. Layout einer CMOS-Schaltung mit den p-Kanal Transistoren T1 und T2 sowie den n-Kanal Transistoren T3 und T4 .

Um Platz zu sparen, sind ein Drain- bzw. Source-Gebiet von T1 und T2 als ein gemeinsames Gebiet ausgef¨ uhrt, welches u ¨ber eine Metallleiterbahn mit dem Schaltungsknoten Z verbunden ist. Beim p-Kanal Transistor T1 ist eines der Drain- bzw. Source-Gebiete mit dem Schaltungsknoten A und die Gate-Elektrode mit dem Knoten C verbunden. Ein Drain- bzw. Source-Gebiet von T2 ist mit dem Knoten B und die Gate-Elektrode mit dem Knoten C verbunden. Analysiert man die Verdrahtung der n-Kanal Transistoren T3 und T4 auf die gleiche Weise, so erh¨ alt man schließlich das in Abb. 11.3 gezeigte elektrische Schaltbild. S.m.i.L.E: 10.2 CMOS-Prozess

11.2 Layout-Synthese

219

C

T1 A

T3 C Z C

T2 B

T4 C

Abb. 11.3. Zum Layout nach Abb. 11.2 geh¨ origes elektrisches Schaltbild

L¨ osung zu b. Logische Funktion Es wird das in Abb. 11.3 gezeigte Schaltbild betrachtet. Liegt der Steuereingang C auf H-Pegel, so sperren die Transistoren T2 und T4 , w¨ahrend T1 und T3 leiten und somit ein Transferelement (vgl. Abschn. 4.6) bilden. Dies hat zur Folge, dass das Eingangssignal A auf den Ausgang Z durchgeschaltet wird. Liegt der Steuereingang C hingegen auf L-Pegel, so bilden die Transistoren T2 und T4 ein Transferelement, wodurch das Eingangssignal B auf den Ausgang Z gelangt. Es wird somit die logische Funktion Z =A·C +B·C

(11.1)

realisiert, was der Funktion eines 2 zu 1 Multiplexers entspricht. PSpice: 11 Multiplexer

11.2 Layout-Synthese Aufgabenstellung Die logische Funktion y = (x1 + x2 ) · (x3 + x4 ) ist in CMOS-Technik zu realisieren. a. Zeichnen Sie das Schaltbild auf Transistorebene.

(11.2)

220

11 Herstellung integrierter Schaltungen in CMOS-Technik

b. Erg¨ anzen Sie das in Abb. 11.4 gezeigte Layout. Hinweis: Die Substratanschl¨ usse der Transistoren m¨ ussen nicht dargestellt werden.

Legende UB

NWELL PMOS NMOS METAL POLY

0V

CONTACT

Abb. 11.4. Unvollst¨ andiges Layout einer CMOS-Schaltung. Das Layout ist so zu erg¨ anzen, dass sich die logische Funktion y = (x1 + x2 ) · (x3 + x4 ) ergibt

L¨ osung zu a. Schaltbild Wendet man die in Kap. 10 ausf¨ uhrlich behandelten Entwurfsmethoden f¨ ur CMOS-Schaltungen an, so erh¨ alt man das in Abb. 11.5 gezeigte Schaltbild zur Realisierung der logischen Funktion y = (x1 + x2 ) · (x3 + x4 ). L¨ osung zu b. Layout

11.6

Das unvollst¨ andige Layout (Abb. 11.4) wird nun so erweitert, dass sich die in Abb. 11.5 gezeigte Schaltung ergibt. An den Stellen, an denen die vertikal angeordneten Polysiliziumleiterbahnen u ¨ber die schraffierten Implantationsgebiete laufen, entstehen Transistoren mit dem Polysilizium als Gate-Elektrode. Die Polysiliziumleiterbahnen werden daher den Eingangsvariablen x1 bis x4 zugeordnet. Die oberen vier Transistoren bilden den p-MOS Block und die unteren vier Transistoren den n-MOS Block der Schaltung. Mit Hilfe von horizontal verlaufenden Metallleiterbahnen und Kontakten werden anschließend die Drain- und Source-Gebiete der Transistoren so verdrahtet, dass die Schaltung nach Abb. 11.5 entsteht. Das fertige Layout ist in Abb. 11.6 gezeigt. An dieser Stelle sei angemerkt, dass eine deutliche Platzersparnis im Layout erreicht werden kann, wenn Drain- bzw. Sourceanschl¨ usse von Transistoren gleichen Typs durch gemeinsame Implantationsgebiete zusammengeschaltet werden k¨ onnen. Zu diesem Zweck muss in der Regel die Reihenfolge der Polysiliziumleiterbahnen in geeigneter Weise ge¨andert werden.

11.2 Layout-Synthese

221

UB

x1

x3

x2

x4 y

x1

x2

x3

x4

Abb. 11.5. Schaltung zur Realisierung der Funktion y = (x1 + x2 ) · (x3 + x4 )

Legende UB

NWELL PMOS NMOS

y

METAL POLY

0V

X1

X2

X3

X4

Abb. 11.6. Layout der CMOS-Schaltung nach Abb. 11.5

CONTACT

222

11 Herstellung integrierter Schaltungen in CMOS-Technik

So ist es beispielsweise m¨ oglich, durch Vertauschen der Leiterbahnen x3 und x4 im Layout nach Abb. 11.6, die Implantationsgebiete der vier p-MOS Transistoren und die Implantationsgebiete der vier n-MOS Transistoren als jeweils ein gemeinsames Gebiet auszuf¨ uhren (Abb. 11.7). Bei entsprechender Verdrahtung mit Metallleiterbahnen ergibt sich dann ebenfalls die zu realisierende logische Funktion (11.2).

Legende UB

NWELL PMOS NMOS

y METAL POLY 0V CONTACT

X1

X2

X4

X3

Abb. 11.7. Layout der CMOS-Schaltung nach Abb. 11.5. Aus Gr¨ unden der Platzersparnis wurden die Implantationsgebiete der Transistoren eines Typs als ein gemeinsames Gebiet ausgelegt

12 Anhang

12.1 Normreihen fu ¨ r Bauteilnennwerte

Tabelle 12.1. Normreihe E6 1, 0

1, 5

2, 2

3, 3

4, 7

6, 8

Tabelle 12.2. Normreihe E12 1, 0

1, 2

1, 5

1, 8

1, 0 3, 3

1, 1 3, 6

1, 2 3, 9

1, 3 4, 3

2, 2

2, 7

3, 3

3, 9

4, 7

5, 6

6, 8

8, 2

2, 2 6, 8

2, 4 7, 5

2, 7 8, 2

3, 0 9, 1

Tabelle 12.3. Normreihe E24 1, 5 4, 7

1, 6 5, 1

1, 8 5, 6

2, 0 6, 2