VLSI [PDF]

Zitiervorschau

Ministerul Educației al Republicii Moldova Universitatea Tehnică a Moldovei Facultatea Calaculatoare, Informatică si Microelectronică

Proiect de an La disciplina: Tehnologii VLSI

Tema: „Elaborarea topologiei și fișei tehnologice de confecționare a circuitului 2ȘI-NU în tehnologia CMOS.”

semnătura data

semnătura

nota

Chișinau 2018

Cuprins: 1

1. Sarcina tehnică............................................................................................3 2. Datele inițiale pentru proiectare..................................................................3 3. Schema electrica,diagrama de bare si layout 2SI-NU.............................3-4 4. Considerații teoretice..............................................................................5-11 5. Descrierea tehnicii LOCOS................................................................ 12-14 6. Calculul parametrilor tranzistorilor a circuitului integrat pe baza materialului pentru grila – poliSi................................................14-17 7. Fița tehnologică..............................................................................17-24 7.1. Procesul de prelucrare a plachetei 7.2. Procesul de oxidare termică a plachetei, fotolitografia și impantarea ionica 7.3. Corodarea oxidului și depunerea de SiO2 și Si3N4 7.4. Fotolitografia pe Si3N4 5.5. Corodarea oxidului 7.6. Efectuarea oxidarii, fotolitografiei, și implantării ionice 7.7. Efectuarea înlăturării fotorezistului, depunerea polisiliciului, fotolitografia, depunerea și fotolitografia fotorezistului, implantarea ionică 7.8. Efectuarea oxidării și deschiderea ferestrlor de contact 7.9. Depunerea aluminiului și efectuarea fotolitografiei acestuia pentru efectuarea traseelor metalice , contacte pentru grilă și suprafețele de contact 7.10. Oxidarea termică 7.11. Fotolitografia pentru contacte-capsulă 8. Procesul de încapsulare.........................................................................24 8.1 Conectarea CI în cablajul imprimat. 8.3. Ermetizarea cristalului 8.2. Conectarea ieşirilor cristalului 9. Concluzii.................................................................................................25 10.Bibliografie.............................................................................................25

1. Sarcina tehnica 2

Fiecare student primeste sarcina tehnica individuala, care reprezinta un fragment a circuitului MOS integrat pe scara mare si il realizeaza in forma de circuit, utilizind tehnologiile actuale n-MOS, p-MOS sau c-MOS.De calculat dimensiunile tranzistorului,de elaborat topologia circuitului integrat,de elaborat contructia mastilor pentru realizaarea circuitului si de descris fisa tehnologica CMOS.

2. Datele initiale pentru proiect 1. Schema de principiu a circuitului 2 elemente SI-NU. 2. Coieficient de ramificare Краз = 6. 3. Capacitatea sarcinii Сн = 3 pF. 4. Timpul de retinere tзад = 6 ns. 5. Tensiunea sursei de alimentare Uи.п. = 8 V. 6. Tensiunea “0” logic de iesire Uвых0 = 0,5 V. 7. Tensiunea “1” logic de iesire Uвых1 = 6 V. 8. Rezerva de stabilitate la perturbatii Uпом = 0,7 V. 9. Concentratia impuritatilor in placheta 𝑁0𝑛 = 2*1015 cm-3. 10.Concentratia impuritatilor in regiunea p 𝑁0𝑝 = 3*1016 cm-3. 11.Concentratia impuritatilor starilor de suprafata Nпов = 3*1011 cm-2. 12.Mobilitatea electronilor µn = 420 cm2/ V*s. 13.Mobilitatea golurilor µp = 200 cm2/ V*s. 14.Diapazonul temperaturii de functionare T = -60°C - +40°C. 15.Materialul grilei - poliSi. 16.Metoda de izolare - tehnologia LOCUS.

Fig.2.1 Schema electrica a microschemei 2SI-NU

3

Fig 2.2 Diagrama de bare 2SI-NU

Fig2.3 SI-NU layout

4

3. Consideratii teoretice Dispozitivele logice CMOS (Complementary Metal-Oxide Semiconductors) sunt în present cele mai utilizate dispozitive din cadrul circuitelor logice complexe cum ar fi microprocesoarele sau circuitele pentru comunicatii sau procesare de semnal. Structura CMOS este utilizată pe scară largă în circuitele integrate datorita următoarelor avantaje: putere disipată mică, funcţionare la frecvenţe mari ale semnalului de clock şi implementarea uşoară la nivel de tranzistor. În figura 1 este prezentat tranzistorul MOS cu canal n sub trei aspecte: structura fizică, reprezentarea layout şi reprezentarea schematică. În cadrul structurii fizice a tranzistorului nMOS substratul (bulk) este de tip p. Cele două regiuni de tip n+ constituie regiunile de difuzie ale sursei şi drenei. Poarta tranzistorului MOS este realizată, în general, din poli-siliciu şi este separată de substrat printr-un strat subţire izolator de SiO2 (oxid de siliciu). Dacă pe poartă (poly gate) se aplică progresiv un potenţial pozitiv, atunci electronii din substrat sunt atraşi la interfaţa dintre substrat şi oxid (gate oxide). Pentru o anumită valoare a potenţialului aplicat pe poartă numărul de electroni liberi de la interfaţă depăşeşte numărul de goluri, fenomen cunoscut sub numele de inversie electronică. Aceşti electroni liberi formează curentul de conducţie drenă-sursă IDS dacă între cele două regiuni ale drenei şi sursei se aplică o diferenţă de potenţial VDS. Spaţiul situat sub poartă şi între regiunile de difuzie ale drenei şi sursei prin care circulă curentul IDS este cunoscut sub numele de canalul tranzistorului şi este caracterizat de următorii parametri geometrici: - Lungimea proiectată a canalului (Ldrawn). Lungimea efectivă (Leff), distanţa dintre regiunile de difuzie drenă-sursă, este mai mică şi variază în timpul funcţionării. Astfel, pentru tensiuni VDS mai mari Leff se micşorează şi conduce la fenomenul de modulaţie a lungimii canalului. - Lăţimea canalului (W) – este definită de lăţimea regiunilor de difuzie ale drenei şi sursei.

In figura 2 este prezentată structura fizică atât pentru tranzistorul nMOS cat si pentru pMOS în cadrul tehnologiei CMOS. În cazul tranzistorului nMOS, aşa cum s-a menţionat mai sus, substratul (bulk) este de tip p iar regiunile de difuzie ale sursei şi drenei sunt de tip n+. Pentru tranzistorele MOS cu canal p 5

substratul este de tip n şi constă în regiunea notată “n-well” în figura 2, în timp ce regiunile de difuzie ale sursei si drenei sunt de tip p+. Din punct de vedere schematic în literatură tranzistoarele MOS sunt reprezentate prin diverse simboluri. În figura 3 sunt prezentate simbolurile uzuale atât pentru tranzistorul nMOS cât şi pentru pMOS.

In figura 3(a) simbolurile tranzistoarelor MOS contin si terminalul de substrat (bulk) aici fiind conectat direct la terminalul sursa (S). In figura 3(b) si 3(c) sunt variantele de simboluri pentru nMOS si pMOS in care nu mai este reprezentat si terminalul de substrat. Lipsa terminalului de substrat în cadrul simbolurilor este motivată de faptul ca aceste terminale se conecteaza, în funcţie de tipul tranzistorului, fie la cel mai mic potential din circuit (GND sau VSS), fie la cel mai mare potential (de ex. sursa de alimentare VDD) conform următoarei reguli: Regulă de conectare a terminalelor de substrat: Toate terminalele de substrat ale tranzistoarelor nMOS se conecteaza la cel mai mic potential din circuit (GND sau VSS); toate terminalele de substrat ale tranzistoarelor pMOS se conecteaza la cel mai mare potential din circuit (VDD). Conectarea terminalelor de substrat conform regulii de mai sus asigură ca jonctiunile p-n dintre drenăsubstrat şi, respectiv, sursă-substrat sa fie întotdeauna polarizate invers şi, astfel, să nu existe un curent direct de la aceste regiuni către substrat. Procesul CMOS simplificat.Un proces NMOS simplu. Inainte de a examina un proces CMOS, este util sa se ilustreze pe scurt etapele fabricarii tranzistorului de tip NMOS, conform celor de mai jos.

- Pasul 1. Se formeaza oxidul de camp SiO2 initial. Deschiderile in oxid definesc regiunile active. - Pasul 2. Se creste oxidul subtire, definit adesea ca “thinox”. 6

- Pasul 3. Se depuune siliciu policristalin pe intreaga suprafata. Acesta este inlaturat selectiv din zonele electrozilor de poarta si ale interconexiunilor. - Pasul 4. Oxidul subtire neexpus este indepartat/corodat, iar placheta este expusa sursei de dopare. - Pasul 5. Intreaga structura este acoperita cu SiO2, iar ferestrele/taieturile de contact sunt corodate, pentru a permite efectuarea conexiunilor cu straturile inferioare. - Pasul 6. Metalul, pentru interconexiuni, este evaporat si apoi corodat, pentru a realize interconexiunile finale. Este important sa se sublinieze faptul ca jonctiunile de difuzie sunt realizate numai in regiunile in care poarta de siliciu policristalin nu mascheaza substratul inferior. Acesta este un proces cu autoaliniere. In aceasta maniera, regiunile de drena si sursa nu se extind sub poarta, ceea ce reduce capacitatea parazita, care ar fi putut degrada performanta. Initial, dispozitivele MOS utilizau metal, in calitate de material pentru poarta. Aceste tehnologii, in mod inerent, erau mai lente, datorita capacitatilor parazite. Trebuie, de asemenea, subliniat faptul ca, ori de cate ori, un traseu de siliciu policristalin intersecteaza un traseu de difuzie, se formeaza un tranzistor. Regiunile de drena si sursa sunt marcate cu N + sau n+, subliniind faptul ca ele sunt puternic dopate, pentru a imbunatati contactele ohmice cu metalul, pentru a reduce rezistentele parazite si pentru a transfera rapid sarcina in canal, la aplicarea tensiunii pe poarta. Un alt avantaj este acela al reducerii dependentei capacitatii portii de tensiune.

Un proces CMOS cu insula N. O abordare comuna in fabricarea structurii CMOS, cu insula N, este aceea de a porni de la o placheta dopata usor P si de a crea pe aceasta o insula N, pe care se formeaza un tranzistor de tip P. In zona nativa P, a substratului se realizeaza tranzistorul N. In cele ce urmeaza vor fi prezentate etapele principale ale unui proces CMOS, cu insula de tip N. In realitate, etapele prelucrarii plachetei sunt relativ complexe si depind de linia de fabricatie.Fiecare etapa este ilustrata printr-o sectiune transversala in structura CMOS, cat si prin masca asociata etapei. • In etapa (a) masca defineste insula N, in care se va realiza tranzistorul P. Insula P este realizata prin implantare ionica sau prin difuzie. Implantarea ionica are avantajul de a crea insule de mica grosime, ceea ce satisface procesele care presupun dimensiuni mici, in timp ce difuzia, realizandu-se in toate directiile, cu cat este mai profunda, cu atat se raspandeste lateral. Astfel, in cazul difuziei pot fi afectate structurile vecine, ceea ce impune zone mai mari de separare fata de acestea, avand drept consecinta reducerea densitatii componentelor pe structura.

• Masca urmatoare (b) poarta numele activa, intrucat ea defineste zonele in care va fi present oxidul subtire, necesar realizarii portilor tranzistorilor N si P, cat si a surselor si drenelor acestora, prin implantare ionica sau difuzie. Aceasta masca mai poarta numele de masca pentru oxidul subtire sau mesa. In cadrul acestei etape se creste un strat subtire de SiO2, care se acopera cu SiN, pentru a forma un strat de mascare, necesar urmatoarelor doua etape.

7

• In aceasta etapa (c) se realizeaza implantarea pentru ceea ce se numeste canal-stop. Aceasta foloseste masca insula-P, care este complementara mastii insula-N, pentru a dopa P+ substratul in zonele in care nu se afla tranzistoare N, folosind o masca de fotorezist. Aceasta dopare, cat si stratul gros de oxid, ce va acoperi aceste zone, vor impiedeca realizarea unei conductii intre zonele drena/sursa ale unor tranzistoare, care nu au nici o legatura intre ele.

• Dupa implantarea canal-stop, masca din fotorezist este inlaturata, ceea ce permite definirea regiunilor active de catre structura SiO2/SiN mascata anterior. In continuare este format stratul gros de oxid, in zonele in care stratul de SiN este absent. Stratul de oxid se formeaza, atat in directie verticala, cat si pe orizontala/lateral, sub structura SiO2/SiN (d). Aceasta extindere laterala poarta numele de “cioc de pasare”, datorita formei pe care o capata, si are ca effect reducerea dimensiunilor zonelor active. Astfel, latimea canalului unui tranzistor va fi mai mica decat cea presupusa la realizarea mastii. Aceasta tehnica, de realizare a stratului gros de oxid, poarta numele de LOCOS (Local Oxidation Of Silicon). In scopul reducerii efectului mentionat mai sus, s-au propus diferite metode, printre care si cea numita SWAMI ( Side Wall Masked Isolation) Un alt aspect important este cel legat de planaritatea interfetei intre oxidul subtire, de poarta, si oxidul gros, de camp. In cazurile in care diferentele de cote intre cele doua straturi sunt mari, exista pericolul fisurarii traseelor de metal, care se depun in zonele de interfata intre cele doua straturi de oxid. Pentru a preintampina un asemenea fenomen, se recurge la o serie de tehnici de “planarizare”. Una dintre tehnici consta in precorodarea plachetei substrat, pe o adancime egala cu jumatatea grosimii stratului gros de oxid, in zonele care vor fi acoperite de catre acesta. In continuare va fi format stratul de oxid LOCOS, in conditiile unei “planaritati” satisfacatoare.

• In aceasta etapa, se va efectua o ajustarea a tensiunii de prag a tranzistorului N, folosind masca de fotorezist pentru insula P. Procesele de fabricatie curente presupun o dopare N+ a siliciului policristalin. In conditiile proceselor corespunzatoare dispozitivelor de mici dimensiuni, concentratiile normale de dopare au ca rezultat tensiuni de prag de 0,5 ÷0,7 V, pentru dispozitivele de tip N, si de –1,5 ÷ 2,0 V, pentru dispozitivele de tip P. Astfel, pentru dispozitivele de tip P ajustarea tensiunii de prag se va face 8

intr-o masura mai mare decat cea a tensiunii de prag, pentru dispozitivele de tip N. Aceasta se realizeaza prin introducerea unui strat suplimentar, incarcat negativ, la interfata intre siliciu si oxid. In acest mod canalul de la interfata siliciu /oxid se deplaseaza in siliciu, in adancime, formand un dispozitiv cu “canal ingropat”. Dupa aceasta este format oxidul de poarta. • Definirea portii implica acoperirea suprafetei cu siliciu policristalin, dupa care are loc indepartarea acestuia, prin corodare, pentru a obtine forma dorita, in cazul de fata un “U” intors (e). Dupa cum este cunoscut, in cazul portii din siliciu policristalin, are loc o autoaliniere a regiunilor drena-sursa.

• In continuare se utilizeaza o masca N+, pentru a specifica zonele de difuzie si de siliciu policristalin, care vor fi implantate N+ (f). Daca zona N+ se afla pe substratul de tip P, atunci se formeaza un tranzistor cu canal N. In cazul cand zona N+ este plasata pe o insula de tip N, se va obtine un contact ohmic la insula. Acesta are, evident, un caracter rezistiv.Aceasta masca mai poarta numele de select, deoarece selecteaza acele regiuni in care se formeaza tranzistoarele de tip N. Dupa cum este cunoscut, in cazul proceselor, care presupun dimensiuni reduse pentru dispozitive, se face simtit efectul “electronilor fierbinti”. Acestia, datorita energiei pe care o poseda, pot disloca goluri la drena, care sunt preluate de catre substratul incarcat negativ, ceea ce duce la aparitia unui curent de substrat. Electronii fierbinti au efecte negative asupra timpului de reimprospatare, la memoriile dinamice, asupra zgomotului si a fenomenului de “latc-up”. In cazul cand acestia penetreaza oxidul portii, apare si un curent de poarta, care poate degrda tensiunea de prag, curentul de subprag si transconductanta. Pentru a evita asemenea fenomene se recurge la un proces de formare a zonelor surs/drena in doua etape. Mai intai se realizeaza, in aceste zone, o structura putin adanca, usor dopata N (LDD Light Doped Drain structure), ca in figura (g), in zonele neacoperite de siliciul policristalin. In continuare se creste un oxid de “spatiere”, peste traseul de siliciu policristalin al portii, dupa care are loc o implantare N+. Aceasta nu va afecta zona aflat la limita portii, sub oxid. Dupa inlaturarea oxidului de “spatiere” rezulta o structura mult mai rezistenta la efectele electronilor fierbinti. Procesele curente de 0,25 μm nu vor utiliza tehnica LDD.

• Urmatoarea etapa utilizeaza complementul mastii N+, cat si o masca suplimentara. Absenta unei regiuni N+, in zonele acoperite de catre oxidul subtire, specifica faptul ca acestea vor fi zone de difuzie P+ sau zone active Zona activa P, pe o insula N, defineste fie tranzistoare de tip P, fie fire (h). O difuzie de tip P+, pe un substrat P, permite realizarea unui contact ohmic. Dupa aceasta se depune un strat de SiO2.In cazul tranzistoarelor de tip P, nu se pune problema unei etape LDD, intrucat, in acest caz, purtatorii fierbinti nu au aceleasi efecte ca in cazul tranzistoarelor de tip N.

9

• In aceasta etapa se definesc taieturile de contact, ceea ce presupune corodarea SiO2 pana la stratul cu care trebuie sa se realizeze contactul (i). Aceasta permite, in cadrul urmatoarei etape, sa se efectueze contacte cu regiunile de difuzie sau siliciu policristalin.

• Pentru realizarea contactelor se face o metalizare a suprafetei, urmata de o corodare selectiva.

• Ultima etapa, neilustrata printr-un desen, se refera la pasivizarea intregii suprafete a siliciului, cu practicarea unor taieturi, prin corodare, in zonele ploturilor de contact. Pasivizarea consta in acoperirea structurii, cu un strat de sticla, in scopul protejarii acesteia fata de eventualele contaminari, care ar modifica in mod nedorit comportarea circuitului.

Constructia schitei topologiei cristalului schemei integrate cu tranzistori unipolari Elaborarea schitei topologiei cristalului se efectuiaza dupa pasii: 1) Suprafetele de contact se amplaseaza pe perimetrul cristalului (numerotarea suprafetelor de contact creste contra mersului acului de ceas). 2) Se lasa loc la periferia cristalului pentru amplasarea figurilor combinarii si elementelor de test (tranzistoare unipolare). 3) Se evedentiaza suprafetele de contact pentru aducerea drumurilor de contact (𝑈и.п. si «comuna»), care sunt neschimbate pentru seria data de circuite integrate. 4) Daca schema inegrata contine un lant de elemente de acelasi tip, cristalul se imparte in diferite parti (dupa suprafata) si se proiecteaza topologia numai la o parte cu o multiplicare a lor.

10

5) Schita topologiei e nevoie de inceput de la prima suprafata de contact, si dupa de trecut de la un element la altul, amplasind elementele unite unul cu altul cat mai aproape, luind in consideratie restrictiile tehnologice (Tabelul 3.1). 6) In schemele integrate cu tranzistori unipolari cu porti din aluminiu, in calitate de drumuri se utilizeaza conductori difuzati si conductori metalizati, iar in schemele integrate cu tranzistori unipolari cu porti din siliciu – conductori difuzati, conductori din poliSi (ca o prelungire a zonei portii) si conductori metalizati. Pentru marirea nivelului de integrare, conductorii metalizati trebuie amplasati perpendicular conductorilor difuzati si din siliciu. Tehnologia limitarii marimilor structurilor tranzistorilor unipolari. Tehnologia LOCOS. Tabelul 3.1

11

5. Descrierea tehnicii LOCOS

12

13

6. Calculul parametrilor tranzistorilor a circuitului integrat pe baza materialului pentru grila - poliSi 1) Studiem principiu de lucru a invertorului cu incarcare active si legaturile parametrilor electrici si constructive conform teoriei studiate. 2) Calculam tensiunea de prag necesara pentru tranzistorul unipolar |U0| pentru acordarea rezervei de 0 0 1 1 stabilitate la perturbatii date dupa formula, in conditiile 𝑈вх = 𝑈вых и 𝑈вх = 𝑈вых . 0 (𝑈 − ТК𝑈0 ∆Т1 ) − 𝑈вх 𝑈пом = { 10 𝑈вх − (𝑈0 + ТК𝑈0 ∆Т2 ) ТК𝑈0 – coieficientul temperaturii tensiunilor de prag (~4 𝑚𝑉/℃); ∆Т1 = Т𝑚𝑎𝑥 − 𝑇комн ; ∆Т2 = 𝑇комн − Т𝑚𝑖𝑛 ; 𝑇комн = +20℃. ∆Т1 = Т𝑚𝑎𝑥 − 𝑇комн = 40℃ − 20℃ = 20℃ ∆Т2 = 𝑇комн − Т𝑚𝑖𝑛 = 20℃ − (−60℃) = 80℃ 0 0 (𝑈 − ТК𝑈0 ∆Т1 ) − 𝑈вх 𝑈 = (𝑈0 − ТК𝑈0 ∆Т1 ) − 𝑈вх 𝑈пом = { 10 ⟹ { пом ⇒ 1 𝑈вх − (𝑈0 + ТК𝑈0 ∆Т2 ) 𝑈пом = 𝑈вх − (𝑈0 + ТК𝑈0 ∆Т2 ) 4𝑚𝑉

0 𝑈0 = 0,7𝑉 + ℃ ∗ 20℃ + 0,8𝑉 = 1,48𝑉 𝑈 = 𝑈пом + ТК𝑈0 ∆Т1 + 𝑈вх { 0 ⇒ { 1 4𝑚𝑉 𝑈0 = 𝑈вх − 𝑈пом − ТК𝑈0 ∆Т2 𝑈0 = 6𝑉 − 0,7𝑉 − ℃ ∗ 80℃ = 3,64𝑉

{

𝑈0 = 1,48𝑉 𝑈0 = 3,64𝑉

3) Determinam capacitatea specifica a portii relative canalului Сз0 pentru tranzistoare p- si n-canale dupa formule, cu conditia φмп = 0. 𝑄𝑆𝑆 = 𝑞 ∗ 𝑁пов = 3,2 ∗ 10−8 𝐶/𝑐𝑚2 𝑄п𝑛 = √2𝜀0 𝜀п 𝑁0 𝜑𝜙𝑖 = 9,63 ∗ 10−10 𝐶/𝑐𝑚2 𝑄п𝑝 = √2𝜀0 𝜀п 𝑁0 𝜑𝜙𝑖 = 4,3 ∗ 10−7 𝐶/𝑐𝑚2 𝜑𝜙𝑖 = 𝜑 𝑇 𝑙𝑛(𝑁0 /𝑛𝑖 ) = 028𝑉 𝜑 𝑇 ~0,026 В 𝑛𝑖 = 2 ∗ 1010 см−3 14

𝑈0 = −(|𝜑мп | +

𝑄𝑆𝑆 𝐶з0

𝑈0 = − (|𝜑мп | + 3.2∗10−8

𝑄

+ 𝐶 п + 2𝜑Ф𝑖 ) (pentru tranzistorul p-canal) з0

𝑄𝑆𝑆 𝐶з0

𝐶 +4.3∗10−7 𝑐𝑚2

𝑄

з0

𝐶/𝑐𝑚2

3.64𝑉+0.56𝑉

𝑈0 = −|𝜑мп | −

𝑄𝑆𝑆 𝐶з0

𝑄

𝑄

+ 𝐶 п + 2𝜑Ф𝑖 ) = − 𝐶𝑆𝑆 − 𝐶 п − 2𝜑Ф𝑖 = − з0

з0

𝑄𝑆𝑆 +𝑄п 𝐶з0

𝑄

+𝑄

п − 2𝜑Ф𝑖 ⇒ 𝐶з0 = 𝑈 𝑆𝑆 = +2𝜑Ф 0

𝑖

= 1,1 ∗ 10−7 𝐹/𝑐𝑚2

𝑄

+ 𝐶 п + 2𝜑Ф𝑖 (pentru tranzistor n-canal) з0

𝑄𝑆𝑆 𝑄п 𝑄𝑆𝑆 𝑄п 𝑄п − 𝑄𝑆𝑆 𝑄п − 𝑄𝑆𝑆 + + 2𝜑Ф𝑖 = − + + 2𝜑Ф𝑖 = + 2𝜑Ф𝑖 ⟹ 𝐶з0 = 𝐶з0 𝐶з0 𝐶з0 𝐶з0 𝐶з0 𝑈0 − 2𝜑Ф𝑖 𝐶 −10 𝐶 |3,2 ∗ 10−8 | 2 − 10,24 ∗ 10 𝑐𝑚 𝑐𝑚2 = 1.6 ∗ 10−8 𝐹/𝑐𝑚2 = 3,64𝑉 − 0,56𝑉

𝑈0 = −|𝜑мп | −

𝐶з0 = 1,1 ∗ 10−7 𝐹/𝑐𝑚2 𝐶з0 = 1,6 ∗ 10−8 𝐹/𝑐𝑚2 4) Gasim grosimea dielectricului din poarta hД dupa formula pentru structurilei p- si n-canal si se alege valoarea mai mare. 𝐶з0 =

𝜀0 𝜀Д ℎД

⇒ ℎД = ℎД𝑝 =

𝜀0 𝜀Д 𝐶з0

𝜀0 𝜀Д

=

8,85∗10−12 ∗3,9

= 0,24𝜇𝑚 𝐶з0 1,1∗10−7 ℎД = 𝑚𝑎𝑥 { 𝜀 𝜀 8,85∗10−12 ∗3,9 ℎД𝑛 = 𝐶0 Д = 1,46∗10−8 = 0,16𝜇𝑚 з0

ℎД = 0,24𝜇𝑚 5) Проверяем выполнения условия для выбранного значения толщины затворного диэлектрика hД. 𝑈и.п. > |𝑈01 | + 𝑈02 ⇒ 8𝑉 > 1,48𝑉 + 3,64𝑉 ⟹ 8𝑉 > 5,12𝑉 6) Calculam lungimea tehnologica a canalului tranzistorului de incarcare (lк1техн) si tranzistorului cheie (lк2техн) dupa Tabelul.3.1 si formula. 𝑙к.техн = 𝑙з − 2𝑖 = 5𝜇𝑚 − 2 ∗ 1𝜇𝑚 = 3𝜇𝑚 𝑙к.техн = 3𝜇𝑚 7) Calculam panta specifica S01 tranzistorului de incarcare dupa formule cu conditiile date Сн si tвыкл =2 tзад in dependent de schema invertorului. K=

(𝑈и.п. −𝑈0 ) 𝑈и.п.

=

(8𝑉−3,64𝑉) 8𝑉

= 0,59

tвыкл =2 tзад = 2*4ns = 8ns

𝑡выкл

0,9 − К Сн [ln(20K − 1) + ] Сн 0,9 − К 0,5К = [ln(20K − 1) + ] ⇒ 𝑆01 = 𝑆01 (𝑈и.п. −𝑈0 ) 0,5К 𝑡выкл (𝑈и.п. −𝑈0 ) 0.9 − 0.59 7 ∗ 10−12 (log(20 ∗ 0.59 − 1) + ) 0.5 ∗ 0.59 = 3,1 ∗ 10−4 𝐴/𝐵 2 = 14 ∗ 10−9 ∗ (9 − 3.64) 15

𝑆02 = 3,1 ∗ 10−4 𝐴/𝐵 2 8) Calculam panta specifica S02 tranzistorului de incarcare dupa formule cu conditiile date Сн si tвыкл =2 tзад in dependent de schema invertorului.

𝑆02 =

0,9 − К 0.9 − 0.59 ] 7 ∗ 10−12 (log(20 ∗ 0.59 − 1) + ) 0,5К 0.5 ∗ 0.59 == 3,1 ∗ 10−4 𝐴/𝐵 2 = 𝑡выкл (𝑈и.п. −𝑈0 ) 14 ∗ 10−9 ∗ (9 − 3.64)

Сн [ln(20K − 1) +

𝑆02 = 3,1 ∗ 10−4 𝐴/𝐵 2 9) Gasim relatia dintre latimea canalului tranzistorului de incarcare si celui chieie la lungimea lui bк1/lк1техн si bк2/lк2техн dupa formula 𝑆0 = 𝜇𝐶з0 𝑏к /𝑙к cu conditiile date ale mobilitatii purtatorilor de sarcina µn si µp.

𝑆0 = (𝑝)

(𝑛)

𝜇𝐶з0 𝑏к 𝑏 𝑆 ⇒ к= 0 𝑙к 𝑙к 𝜇𝐶з0 𝑏к1 𝑙к1техн 𝑏к2 𝑙к2техн

=

𝑆01 3,1 ∗ 10−4 = = 118 𝜇𝑝 𝐶з0 200 𝑐𝑚2⁄ ∗ 1,1 ∗ 10−7 𝐹/𝑐𝑚2 𝑉𝑠

=

𝑆02 3,1 ∗ 10−4 = = 48 𝜇𝑛 𝐶з0 420 𝑐𝑚2⁄ ∗ 1,6 ∗ 10−8 𝐹/𝑐𝑚2 𝑉𝑠

(𝑝)

𝑏к1 = 𝑙к1техн ∗ 118 = 3𝜇𝑚 ∗ 118 = 354 𝜇𝑚

(𝑛)

𝑏к1 = 𝑙к1техн ∗ 124 = 3𝜇𝑚 ∗ 48 = 144 𝜇𝑚

10) Determinam alti parametri constructivi ale tranzistorilor de incarcare si celor cheie, inelelor de securitate, diodelor dupa tabelul 3.1 luind in consideratie recomandarile anterioare. Grosimea dielectricului pe poarta ℎД = 0,23 мкм Grosimea dielectricului lat ℎТД = 1 мкм Grosimea metalizarii (aluminiului) ℎм = 1,2 мкм Grosimea portii din Si ℎп.к.з = 0,5 мкм Grosimea izolarii intre straturi ℎм.и = 1 мкм Grosimea stratului de pasivare ℎпс = 1 мкм Grosimea surselor, drenelor, conductorilor difuzati ℎ𝑗 = 1мкм(𝑛 +), 1,5мкм(𝑝 +) Grosimea p – regiunilor pentru formarea tranzistorilor n – canal ℎ𝑖 = 6 мкм Lungimea minimala portii din aluminiu (siliciu) 𝑙з = 5 мкм 16

Suprapunerea zonelor drenei (sursei) cu poarta din aluminiu (siliciu) 𝑖 = 1 мкм Distanta minima de la marginea ferestrei de contact pina la marginea drenei (sursei), conductorului difuzat, portii din siliciu 𝑎 = 2 мкм Distanta minima de la marginea a ferestrei de contact la drena (sursa), conductorul difuzat si parta din siliciu 𝑐 ∗ 𝑐 = 5 ∗ 5 мкм Distanta minima de la poarta la marginea ferestrei de contact la drena (sursa) 𝑑 = 4мкм Suprapunerea zonei canalului cu poarta la marginea lui 𝑒 = 2 мкм (𝑆𝑖) Distanta minima intre zonele drenei (sursei) din vecinatate si conductorilor difuzati 𝑓 = 5 мкм Latimea minimala conductorului difuzat si inelului de securitate 𝑔 = 5 мкм Distanta minima dintre portile din siliciu 𝑘 = 4 мкм Distanta minima dintre portile de aluminiu si condutorilor metalizati 𝑠 = 5 мкм Latimea minima a contuctorilor metalizati 𝑗 = 5 мкм Suprapunerea cu conductorul metalizat a ferestrei de contact la toate zonele 𝑡 = 2 мкм Distanta de la marginea cristalului pina la suprafata de contact 𝑢 = 50 мкм Dimensiunea minima a suprafetei de contact pentru sudarea termocompresionista (numitor) si automata (numarator) 𝑣 ∗ 𝑣 = (50 ∗ 50)/ (150 ∗ 150) мкм Distanta minima dintre contactele suprafetei pentru sudarea termocompresionista (numitor) si automata (numerator) 𝑤 = 70/50 мкм Distanta intre contactele suprafetei si alte elemente a schemei 𝑥 = 20 мкм

7. Fișa tehnologică 7.1 Fabricarea plachetelor Fabricarea plachetlor. In oricare proces VLSI placheta reprezinta materialul de la care se porneste. In tehnologia Si – CMOS, placheta se realizeaza dintr-un lingou de siliciu monocristalin. Lingoul se obtine printr-un procedeu de tragere dintr-un creuzet, in care se afla siliciu pur topit la o temperatura de circa 1475 °C. Cea mai frecventa metoda de obtinere a lingoului din siliciu monocristalin se datoreaza lui Czorchralski. Lingoul reprezinta un monocristal de Si, aproape fara defecte, cu o lungime de mai multe zeci de centimetri si cu un diametru de circa 10 cm. Pentru a impiedeca aparitia altor impuritati, monocristalul este dopat N. Monocristalul este taiat sub forma unor discuri/plachete cu o grosime, din considerente mecanice, de circa 300 μm, intrucat structurile electrice nu depasec in grosime 10 μm. Placheta, de regula de tip N, este acoperita cu un strat epitaxial de Si aproape intrinsec, inainte de a incepe procesul de fabricare a circuitului integrat. Aceasta prelucrare initiala conduce la cresterea rezistentei latch-up. Partea posterioara a plachetei poate beneficia de un proces de implantare ionica pentru reducerea rezistentei electrice de contact, la impachetarea finala 7.1. 1 Procesul de prelucrare a plachetei. 17

Pentru a fi supuse proceselor tehnologice placheta se prelucrează mecanic şi chimic. Prelucrarea mecanică a plachetei constă în tăierea, şlefuirea şi poleirea ei. Iniţial placheta se taie şi în urma tăierii suprafaţa ei este acoperită cu un şir de defecte care dau plachetei o grosime ne uniformă. Cu scopul de a înlătura defectele de la suprafaţă şi de a da plachetei o grosime uniformă se face şlefuirea plachetelor, după care se face poleirea lor. In urma poleirii pe suprafaţa plachetei au mai rămas defecte mecanice şi fizice. Pentru a se înlătura placheta se supune prelucrării chimice (corodări chimice a suprafeţei defectate) înainte de prelucrarea chimică placheta se purifică. Prelucrarea chimică se face cu scopul de:  a înlătura stratul de defecte de pe suprafaţă  a subţia placheta până la grosimea necesară  a face corodarea selectivă După ce am efectuat operaţiile de prelucrare chimică a plachetei, ea este deja gata pentru aplicarea proceselor tehnologice necesare pentru obţinerea circuitelor integrate.

7.1.2 Procesul de purificare a plachetei. Placheta se purifică prin fierbere în solvenţi organici: acetonă, toluen, izopropanol, fiind necesar pentru înlăturarea diferitor grăsimi şi alte impurităţi. 7.2. Procesul de oxidare termică a plachetei, fotolitografia și impantarea ionică. Oxidarea se refera, de regula, la cresterea sau depozitarea SiO2 pe suprafata plachetei. La o temperatura inalta de 1000 °C si intr-o atmosfera de O2, o placheta expusa se va oxida. Aceasta structura de SiO2 foloseste Si de pe placheta, fiind plasata, atat in materialul plachetei, cat si pe suprafata acesteia, dupa cum se va vedea in desenul de mai jos.

Acest proces creste un strat de SiO2 de calitate, care poate fi folosit, fie ca dielectric izolator, fie ca oxid pentru poarta. In prezent, oxidul de poarta cu cele mai bune proprietati electrice este format prin oxidare termica. Aceasta impune ca procesele care vor urma sa aibe loc pe Si expus. Procesul de oxidare, intensificat prin încălzire până la temperaturi ridicate poartă denumirea de oxidare termică. Oxidarea termică poate fi făcută prin trei metode.  în vapori de apă  în oxigen uscat  în oxigen umed.

18

Pentru a primi un strat de oxigen de calitate foarte înaltă dar totodată într-un interval de timp mare folosim oxidarea în oxigen uscat, iar pentru a micşora timpul de petrecere a oxidării însă în acelaşi timp pierdem din calitatea oxidului folosim oxigenul umed. În cazul nostru trebuie să primim un strat de 0,1µm şi folosim oxidarea în oxigen uscat. Adică petrecem procesul de oxidare într-oetapă :  depunem un strat cu grosimea de 0,1 µm în oxigen uscat,

7.2.1.Depunerea stratului de oxid în oxigen uscat. Procesul de oxidare îl petrecem la temperatura de T=1200 °C, depunem un strat cu grosimea de 0,1 µm în oxigen uscat. X2 0,01 Timpul de oxidare în oxigen uscat îl calculăm conform expresiei: t1    14 min B 0,045 B=0,045µm2/h - dat în tabelul constantelor pentru oxidarea termică a Si. 7.2.2. Depunerea fotorezistului. Fotolitografia este un complex de operaţii îndeplinit consecutiv pentru definirea topologiei circuitului integrat. Fotolitografia este principalul semiconductoare şi circuitelor integrate.

proces

tehnologic

pentru

producerea

dispozitivelor

Esenţa fotolitografiei este următoarea: Pe suprafaţa special prelucrată se depune un strat subţire de fotorezist (material polimeric dizolvat în solvenţi organici sensibil la razele ultraviolete cu caracter pozitiv sau negativ). După uscarea fotorezistului se formează o peliculă destul de dură. Iluminarea acestei pelicule subţiri printr-o fotomască care va împiedica schimbarea proprietăţilor fotorezistului în anumite regiuni ale plachetei necesare pentru operaţiile urătoare. Developarea şi polimerizarea peliculelor ne dă posibilitatea să obţinem un relief necesar pentru a petrece alte procese, adică domenii cu fotorezist (nişte ferestre în fotorezist). Deci avem nevoie de fotomăşti şi de fotorezist. Există fotorezişti pozitiv şi negativi. Cel mai des se folosesc fotorezişti pozitivi deoarece au proprietăţi mai bune. Procesul de fotolitografie constă din mai multe operaţii tehnologice: 1. 2. 3.

4.

5.

Iniţial se efectuează purificarea plachetei conform p. 5.1.1 . Se depune materialul (fotorezistul) pe suprafaţa plachetei prin metoda centrifugă timp de 30 secunde la frecvenţa ω= 1300 rot/min. Aprecierea calităţii fotorezistului depus se poate determina la vedere, adică stratul de fotorezist trebuie să fie depus uniform pe suprafaţa plachetei (să nu fie cu diferite defecte, regiuni unde nu a nimerit fotorezistul). Uscarea stratului de fotorezist se face de obicei la temperatura de 90°C în instalaţia cu raze infraroşii, care permit uscarea uniformă timp de 15-20 min (acest timp nu este strict dar poate varia în dependenţă de instalaţie). Pentru a petrece fotolitografia exact în locurile necesare aliniem placheta cu Masca nr. 1 „Regiunea de tip p”, documentul Nr1. 19

6.

7. 8. 9. 10.

11. 12.

După aceasta exponăm în instalaţia cu lumină ultravioletă, timpul optimal de exponare este aproximativ 8s (acest timp iarăşi depinde de proprietăţile fotorezistului, de intensitatea razelor ultraviolete ş.a.). Efectuăm developarea, introducînd placheta exponată în soluţie slabă de KOH (0,5%). Spălăm placheta în apă distilată, după care o uscam cu ajutorul centrifugii timp de 1 min. Coacerea fotorezistului rămas se face în aceeaşi instalaţie cu raze infraroşii la temperatura de 120 °C timp de 10 min. Avem ca scop mărirea durabilităţii a stratului de fotorezist. Înlăturarea stratului de oxid, corodarea plachetei în locurile unde nu este protejată de fotorezist în soluţie de HF:NH 4F:H2 O cu proporţia 1:3:7 la viteza de corodare 0,001 µm /s. NH4F se adaugă pentru a evita apariţia SiF4 care poate desprinde pelicula de fotorezist de pe plachetă. După încheierea procesului de corodare placheta se spală în apă de-ionizată şi se usucă într-un flux de azot încălzit până la temperatura de 50°C. Se înlătură pelicula de fotorezist în baza KOH (5%), şi se efectuiază din nou spălarea plachetei în apă de-ionizată.

7.2.3 Procesul de difuzie. Difuzia este procesul de pătrundere a atomilor unei substanţe în altă substanţă datorită mişcării termohaotice.Difuzia poate avea loc în toate stările materiei: gaze, lichide, corpuri solide şi plasmă. Pentru a obţine regiunea p trebuie de efectuat procesul de difuzie. În calitate de impuritate utilizăm atomi de bor ce se conţin în gazul B2He. La temperaturi mai mari de 300°C are loc piroliza B2He cu formarea borului elementar. Reacţia are loc în mediu oxidant ce conţine până la 0.01% de B2O3 şi până la 2.5% O2 în atmosferă de azot. Efectuăm difuzia în două etape:  

Iniţial petrecem predifuzia folosind sursa semiinfinită, Apoi petrecem difuzia propriu zisă dintr-o sursă limitată.

Vom calcula în mod mai special acest proces, stabilim parametrii necesari pentru difuzia propriu zisă, şi apoi vom calcula pre-difuzia : T2=1150°C, D2=10-12 cm2/s, xtot=6µm, N(x,t)=1,5*10 15 cm -3 . Fie concentraţia finală în stratul de izolare 10 19 cm -3 , xtot=6µm-calculul difuziei. X pn  2 D2t 2  ln

𝑡=

𝑥2 2

4𝐷(√𝑙𝑛

𝑁0 ) 𝑁(𝑥,𝑡)

=

36∗10−8 4∗10−12 (√𝑙𝑛

1019 ) 1.5∗1015

2

N 02 N ( x, t )

= 2,8𝑜𝑟𝑒

Q  N02 D2t2  2,39 1015 Ştiind cantitatea de atomi de care avem nevoie fixăm t1=10 min alegem temperatura de efectuare a predifuziei de T1=1050oC, pentru care D2=10-14 cm2/s , N0=10 21 cm -3 :

20

2

2

 Q    2.39  1015  3.14   t      440( s )  7 min  0.12ore 21  14 2 N D 2  10 10   01 1  

Difuzia dintr-o sursă semi-infinită se va petrece la T1=1050oC, t1=440sec=0.12ore. Difuzia dintr-o sursă limitată se va petrece la T2=1150oC, t2=2.8ore

7.3. Corodarea oxidului și depunerea de SiO2 și Si3N4. Corodarea oxidului se efectuează ca în punctul 4.2.2.10. Iarăşi depunem un strat de oxid pentru a efectua izolarea prin tehnica LOCOS. Oxidarea o petrecem conform descrierii expuse în punctul 4.2.1. După ce am crescut stratul de SiO2 în oxigen umed creştem un strat Si3N4 pentru a nu permite trecerea O2. 800𝐶

3𝑆𝑖𝐻4 + 4𝑁𝐻3 ⇔

𝑆𝑖3 𝑁4 + 12𝐻2 ↑

(4.1)

7.4. Fotolitografia pe Si3N4. Efectuăm fotolitografia pe Si3N4 pentru a izola regiunile unde vor fi tranzistoarele de tip p și n,aliniem placheta cu Masca nr.2 ”Regiunile pentru Si3N4”.

21

7.5. Corodarea oxidului. Corodarea oxidului se efectuează ca în punctul 4.2.2.10.

7.6. Efectuarea oxidarii, fotolitografiei, și implantării ionice . Oxidarea o petrecem conform descrierii expuse în punctul 4.2.1. fotolitografia o efectuăm ca în puctul 4.2.2 pentru a izola regiunea p la implantarea ionică. Implantarea ionică o efectuăm cu ajutorul elementului P31+ , aliniind placheta cu masca nr.3 ”Implantarea ionică”.

7.7.Efectuarea înlăturării fotorezistului, depunerea polisiliciului, fotolitografia, depunerea și fotolitografia fotorezistului, implantarea ionică . Înlăturăm fotorezistul și depundem polisoliciu pentru formarea grilei, efectuăm fotlitografia polisiliciului aliniind placheta cu masca nr.4 ”Polisiliciu”, depunem un strat de fotorezist și efectuăm fotolitografia pentru implantarea ionică cu B11+, depunem fotorezist în pe suprafața regiunii n și efectuăm împlantarea ionică cu P31+ .

22

7.8. Efectuarea oxidării și deschiderea ferestrlor de contact . Acest proces se efectuează la alinierea plachetei cu masca nr.5 ”Ferestrele de contact”.

7.9. Depunerea aluminiului și efectuarea fotolitografiei acestuia pentru efectuarea traseelor metalice , contacte pentru grilă și suprafețele de contact. Acest proces se efectuează la alinierea plachetei cu masca nr.6 ”Traseele metalice”.

7.10. Oxidarea termica. Acest se efectuiză pentru protejarea cristalului de influenţa mediului înconjurător. În acest caz stratul de protecţie va fi crescut din SiO2 care se va forma la descompunerea SiH4 la contactul cu O2 la temperatura de 300°C. Grosimea necesară este de 0.8 μm. 300 C SiH 4  O2   SiO2  2 H 2 

23

7.11. Fotolitografia pentru contacte-capsulă. După ce am făcut oxidarea pe toată suprafaţa plachetei efectuăm fotolitografîa pentru contactele necesare pentru conectarea chipului la capsulă, aliniem placheta cu Masca nr. 7 „Suprafeţele de contact”, documentul tehnic Nr 7.

8. Procesul de încapsulare. 8.1 Conectarea CI în cablajul imprimat. Conectarea CI în cablajul imprimat se face cu ajutorul proceselor de sudare, topirii cu utilizarea aliajelor eutetice. Cerinţa de bază a operaţiilor fiind obţinerea contactului cu rezistenţă mecanică mare, conductibilitate termică şi electrică bună. Sudarea este procesul de unire a elementelor unul cu altul (fără topirea lor) cu ajutorul elementului al treilea, care se numeşte material de sudare. Temperatura la care are loc sudarea este temperatura de topire a materialului de sudare. Când sistemul ajunge la aceasta temperatură au loc trei procese fizice. Materialul de sudare umezeşte suprafeţele detaliilor care trebuie sudate, apoi în locurile umezite are loc interacţiunea interatomică dintre atomii materialului de sudare şi cei a materialelor care trebuie sudate. La umezire au loc două procese: dizolvarea materialului umezit şi difuzia lor. La răcirea compoziţiei încălzite materialul de sudare trece în material dur. În calitate de material de sudare poate fi luat aliajul de plumbul cu alte metale cum e Ag, şi altele care se topeşte la temperatura de circa 150-200°C, timpul de sudare de la pin la pin nu e necesar să fie mai mic de 10 sec. 8.2. Conectarea ieşirilor cristalului Conectarea ieşirilor se face cu ajutorul metodei de sudare prin termo-compresie cu ultrasunet. Pentru utilizarea metodei date plachetele se încălzesc până la temperatura t=250°C, sudarea o efectuăm cu fire de Al, presiunea şi frecvenţa de lucru se determină experimental şi depind de diametrul firului utilizat (circa 50µm), forma instrumentului de sudat, condiţiile efectuării procesului. 8.3. Ermetizarea cristalului După ce cristalul se orientează şi se întăreşte de carcasă şi sunt scoase ieşirile el trebuie neapărat să fie ocrotit de mediul înconjurător şi eforturilor mecanice, adică de efectuat un înveliş de masă plastică pe bază de răşini epoxite ermetice. Pentru conectarea ermetică a carcasei cu învelişul se foloseşte aceeaşi operaţie de sudare care se descrie în subpunctul 5.2. Mai putem face ermetizarea prin metoda de turnare sau învelire şi comprimare sub presiune cît şi alte metode. 24

9.Concluzii Dupa efectuarea lucrarii date am aplicat tot ce am invatat la obiectul Domnului Lupan „TPS VLSI”.Si anume desenare schemei electrice,diagrama de bare si topologia CMOS.Am aplicat aceasta prin crearea unui circuit 3SI-NU.

Circuitul Integrat trebuie să conţină 3 elemente de acest tip. Dimensiunile cristalului pe care poate fi construit circuitul trebuie să fie 1000  1000  m . Am trecut prin toate etapele tehnologice de la fabricarea plachetelor pina la ermetizarea cristalului.Fiecare etapa este importanta pentru a obtine un circuit calitativ. Trebuie sa fim atenti de la etapele initiale de la creareara plachetei,prelucrarea ei mecanica, purificarea ei etc.Cel mai mult timp avem nevoie la difuzia plachetei peste 4 ore in dependenta de ce metoda folosim dintr-o semi-infinită sau limitata.Diferenta de timp intre ele este la 2-3 ore.La fel si corodarea. Pentru a obţine un circuit funcţional, trebuie să ţinem cont de mai mulţi factori, printre care se numără dimensiunile minime ale elementelor, distanţa minimă dintre ele şi însăşi faptul cum sunt ele aranjate. În elaborarea topologiei e respectată regula: lăţimea traseului să fie cît mai mică posibil şi distanţele dintre trasee să fie maxime, pentru ca să nu apară capacităţi parazite, care împiedică dispozitivul să funcţioneze la frecvenţe mari.Pe parcursul realizarii acestei lucrarii am abservat ca este o problema destul de frecventa. La elaborarea topologiei dese ori se întimpla de multe ori ca 2 trasee să se intersecteze, lucrul asta trebuie evitat, deoarece are o influienta negativ asupra performanţelor circuitului.

Bibliografie: 1. „Конструирование и технология микросхем”: под редакцией д-ра тех. наук, проф. Л.А. Коледов; Москва «Высшая Школа» 1984г. 2. BAZALE TEHNOLOGICE ALE MICROELECTRONICII Îndrumar de laborator; Prof. Univ. Dr. Hab. Viorel TROFIM, UTM-1998. 3. Conspectul „Bazele tehnologice ale microelectronicii”,V.Trofim, 2014. 4. Conspectul „Tehnologii VLSI”,V.Trofim, 2016. 5. Internet. http://documents.tips/documents/circuite-integrate.html https://ru.scribd.com/document/81048646/curs-btme http://www.csit-sun.pub.ro/courses/vlsi/Capitolul%204_12.pdf

25