QCM VHDL [PDF]

  • 0 0 0
  • Gefällt Ihnen dieses papier und der download? Sie können Ihre eigene PDF-Datei in wenigen Minuten kostenlos online veröffentlichen! Anmelden
Datei wird geladen, bitte warten...
Zitiervorschau

Questionnaire d'auto-évaluation

ReM

des connaissances pour le problème 2

I

Réseau Météo par Internet

Référence :

060325-ReMI-PB2-AUTOVAL-V1.1

Auteur(s) :

S. Moutault

Copyright © 2006, S. Moutault. Le contenu de ce document peut être redistribué sous les conditions énoncées dans la Licence pour Documents Libres version 1.1 ou ultérieure.

AVANT DE COMMENCER... Le but de ce questionnaire est de vous permettre d'évaluer par vous même la qualité de votre acquisition de connaissances au cours de la résolution de ce problème. La plupart des questions sont de type QCM. Pour ces questions, il se peut qu'aucune proposition ne soit juste, il se peut aussi qu'elles le soient toutes et évidemment, toutes les combinaisons de ces deux extrêmes sont possibles. Par ailleurs, bien qu'il soit aisé de cocher une case, il n'est pas toujours facile de trouver les bonnes propositions à cocher. Vous devez donc avoir une feuille et un crayon à coté de vous pour faire ce test. Répondez du mieux que vous pouvez aux différentes questions. Vous pouvez recommencer ce test autant de fois que vous le désirez. Après un premier essai, analysez bien vos erreurs pour pouvoir progresser. Bon courage.

... À RÉPONDRE AU QUESTIONNAIRE Question 1. Parmi les expressions logiques suivantes, lesquelles correspondent à la table de vérité cidessous ?

abc 010 011 110 111 x0x

s 1 1 1 1 0

( a ) /a . b . /c + /a . b . c + a . b . /c + a . b . c (b) a . b . c + a . b + b . c (c) b ( d ) /b ( e ) /(/a . /b) . b (f)

/(/a . /b + /b)

© 2006, S. Moutault

060325-ReMI-PB2-AUTOVAL-V1.1 – 1/7

Question 2. On souhaite décrire en VHDL une fonction logique dont la table de vérité est donnée cidessous. Quelles descriptions VHDL correspondent à cette fonction ? abc xx0 001 101 011 111 (a)

s 0 0 1 1 1

(c)

ENTITY myFunc IS PORT( a, b, c: IN std_logic; s: OUT std_logic ); END myFunc;

ARCHITECTURE ar OF myFunc IS SIGNAL abc: std_logic_vector(2 DOWNTO 0); BEGIN abc