III-Etude Des Registres A Decalage [PDF]

Zitiervorschau

III-Etude des registres a decalage : Dans cette partie on va analyser le circuit illustré ci-dessous :

Equations logiques du circuit: Ko = Q3 ; J0 = Q3 K1= Q0 ; J1 = Q0 K2 = Q1 ; J2 = Q1 K3 = Q2 ; J0 = Q2

Table de vérité : J3

K3

J2

K2

J1

K1

J0

K0

0 0 0 1 1 1 1 0

1 1 1 0 0 0 0 1

0 0 1 1 1 1 0 0

1 1 0 0 0 0 1 1

0 1 1 1 1 0 0 0

1 0 0 0 0 1 1 1

1 1 1 1 0 0 0 0

0 0 0 0 1 1 1 1

Q3 0 0 0 0 1 1 1 1 0

Q2 0 0 0 1 1 1 1 0 0

Q1 0 0 1 1 1 1 0 0 0

Q0 0 1 1 1 1 0 0 0 0

Conclusion :  C’est le compteur johonson qui effectue le decalage a gauche par 1 puis decalage a gauche par 0.  Sa sequence est 0  3  7  F  E  C  8  0.

Realisation par isis :

Realisation par le digiboard :

Conclusion :  Après la realisation de ce circuit par ISIS et le DIGIBOARD on a trouvé les memes resultats que celle de l’analyse effectué.

Etude du circuit integré 74LS194 Symbole :

 C’est un registre universel de decalage bidirectionnel. Dans cette manipulation on va verifié la table de vérité illustrées ci-dessous :

Table de finctionnement du registre :

 Pour le clear =0 et s0 , s1 , clock = x  Realisation par isis :

-

On remarque que les sorties restent dans leur etat bas si le clear =0 quelque soit les etats des autres ports.

 Pour le clear =1 , s0 =1 , s1 =1 et clock =1  Realisation par ISIS:

-

On remarque que les sorties recopie l’entrée.

 Pour le clear =1 , s0 = 1 , s1 = 0 et seriel right =1  Realisation par ISIS:

-

On remarque qu’il y’a un décalage droite avec 1.

 Pour le clear =1 , s0 = 1 , s1 = 0 et seriel right =0  Realisation par ISIS:

-

On remarque qu’il y’a un décalage droite avec 0.

 Pour le clear =1 , s0 = 0 , s1 = 1 et seriel left =1  Realisation par ISIS:

-

On remarque qu’il y’a un décalage gauche avec 1.

 Pour le clear =1 , s0 = 0 , s1 = 1 et seriel left =0

 Realisation par ISIS:

-

On remarque qu’il y’a un décalage gauche avec 1. Realisation parle digiboard :

-

On a effectué les mêmes combinaisons dans le Digiboard et on a trouvé les mêmes résultats qu’avec ISIS

Conclusion :

Lors de ce TP on a effectué l’étude d’un compteur synchrone modulo 10, compteur – décompteur de séquence 1233210, le circuit intégré 74LS192 afin d’effectuer le comptage de différentes séquence, le compteur de Johnson qui fait le décalage par 1 a gauche puis par 0 comme on a utilisé le circuit intégré afin de vérifier sa table de vérité qui figure dans le datasheet. Ce TP nous a permis de vérifier les notions vues en cours comme il nous a permis de se familiariser avec la lecture des datasheets.